「integrated method」に関連した英語例文の一覧と使い方(160ページ目) - Weblio英語例文検索

To provide a semiconductor device, and its fabricating method, in which a diode having a negative resistance and a Schottky diode having good Schottky characteristics can be integrated on the same substrate by a simple fabrication process without causing any deterioration of contact resistance or epitaxial structure.例文帳に追加

製造プロセスが容易でコンタクト抵抗の劣化やエピタキシャル構造の劣化のない負性抵抗を有するダイオードと良好なショットキー特性を持つショットキーダイオードを同一基板上に集積することができる半導体装置およびその製造方法を提供する。 - 特許庁

To provide an image forming apparatus, a temperature control method, and a temperature control program that can effectively lower the power consumption by reducing the integrated electric energy of a fixing unit during turn-on of a heater in a standby mode of the image forming apparatus.例文帳に追加

当該画像形成装置の待機モードにおいて、ヒータ点灯による定着器の積算消費電力量を削減し、効果的な低消費電力化を実現することができる画像形成装置、温度制御方法及び温度制御プログラムを提供する。 - 特許庁

To provide a control method and a circuit which prevent a malfunction due to a voltage drop, without increasing physical cost, speed-wise penalty, and a load of software processing, regarding an integrated circuit such as an LSI with a built-in circuit for stopping a clock and performing supply control.例文帳に追加

クロックの停止、供給制御を行う回路を内蔵したＬＳＩ等の集積回路に関し、物理的なコストや速度的なペナルティ及びソフトウェア処理の負荷を増加することなく、電圧降下による誤動作を防止する制御方式と回路を提供する。 - 特許庁

To provide an arm member manufacturing method for efficiently and cost-favorably manufacturing an arm member with a fitting part formed of an expanded part in the width direction which is integrated with a part in the axial direction of a bar-like member body.例文帳に追加

棒状の部材本体の軸線方向の一部に、幅方向に広がった広がり部から形成された装着部が一体形成されているアーム用部材を、能率的に且つコスト的に有利に製造することのできるアーム用部材の製造方法を提供すること。 - 特許庁

To solve the following problem: an increase of a design TAT or power consumption cannot be suppressed, in a method performing the timing analysis of the whole circuit after suppressing a clock skew value as thoroughly as possible so as to guarantee the operation timing of the circuit, in the design of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の設計において、回路の動作タイミングを保証するのに、クロックスキュー値を可能な限り抑え込んだ後で回路全体のタイミング解析を行う方法では、設計ＴＡＴや消費電力の増大を抑えられない。 - 特許庁

The method for producing a gas-permeable material comprises: a stage wherein carbon and metal are mixed; and a stage wherein the mixture is integrated by sintering; or a stage wherein a carbon structure is produced; and a stage wherein metal is infiltrated into the carbon structure.例文帳に追加

カーボンと金属を混合する工程と、該混合物を焼結により一体化する工程を有する、あるいはカーボン構造体を製造する工程と、前記カーボン構造体に金属を溶浸する工程を有する気体透過性材料の製造方法である。 - 特許庁

To provide a method of preventing a deterioration in a grinding rate and in-plane uniformity of a ground wafer in slicing a ground material to be used to form a flat surface on a glass, a semiconductor, a dielectric/metallic compound, an integrated circuit or the like.例文帳に追加

本発明は、ガラス、半導体、誘電／金属複合体及び集積回路等に平坦面を形成するのに使用される研磨用材料のスライスにおいて、研磨レートと研磨されたウエハの面内均一性の低下を改善する方法を提供せんとするものである。 - 特許庁

Regarding its production method, a first amorphous glass material, crystalline glass small bodies and a secondary amorphous glass material are arranged in order from one side in a refractory vessel, and are heat-treated at a softening temperature or above, so as to be fused and integrated, and further, the crystalline glass small bodies are crystallized.例文帳に追加

製造方法は、耐火性容器内の一面側から第一非晶質ガラス材料、結晶性ガラス小体、第二非晶質ガラス材料を順に配置し、軟化点以上で熱処理して融着一体化させると共に、結晶性ガラス小体を結晶化させる。 - 特許庁

To provide a phase modulation element which controls the position of a reflection face of light with a position accuracy sufficiently shorter than light wavelength by driving a structure in which a micromirror is integrated in a micron size structure, in a method of modulating the optical phase by the position of reflection face of light.例文帳に追加

光の反射面位置により光位相を変調する方式において、ミクロンサイズの構造にマイクロミラーを一体化した構造体の駆動において光波長より十分短い位置精度で光の反射面位置を制御する位相変調素子を提供する。 - 特許庁

To provide a battery residual power detection device and a portable information communication terminal, allowing an easy change of information about a characteristic of a battery used when finding a battery residual power, and to provide a production method for a semiconductor integrated circuit having a battery residual power detection function.例文帳に追加

電池残量を求める際に用いる電池の特性の情報を容易に変更することができる電池残量検出装置および携帯情報通信端末と、電池残量検出機能を有する半導体集積回路の製造方法を提供する。 - 特許庁

To provide a laminated structure which is composed of a foam resin substrate and a resin mold part integrated on the back surface side, improves formability of the foam resin substrate, and can shorten the forming cycle, and a forming method for the structure.例文帳に追加

発泡樹脂基材とその裏面側に一体化される樹脂モールド部とからなる積層構造体並びにその成形方法であって、発泡樹脂基材の成形性を高め、かつ成形サイクルを短縮化できる積層構造体並びにその成形方法を提供する。 - 特許庁

To provide a thermoelectric conversion device that can be configured, in such a way that multiple electrode materials can be simultaneously molded and integrated into multiple thermoelectric devices, resulting in cost reduction, and to provide a method for manufacturing the thermoelectric conversion device.例文帳に追加

複数個の電極部材を同時に成形加工するとともに複数個の熱電素子への組み付けを行なえるように構成させることで、製造工数の低減が図れる熱電変換装置およびその熱電変換装置の製造方法を実現する。 - 特許庁

To provide an inspection apparatus of electronic circuit devices exhibiting a high reliability into which a connection inspection terminal which has a simple form and can make contact with terminals of an electronic circuit device without an excessive pressure is integrated, and to provide a method of inspection of electronic circuit devices using the apparatus.例文帳に追加

シンプルな形状で、過剰な押圧をすることなく電子回路デバイスの端子に接触できる接続検査端子が組み込まれた、高い信頼性を有する電子回路デバイス検査装置、及びこれを用いた電子回路デバイスの検査方法を提供。 - 特許庁

The method of designing a semiconductor integrated circuit includes the steps of: calculating the risk of occurrence of a problem for each place on the semiconductor integrated circuit to be designed, based on the result of process simulation performed using a previously designed layout pattern 204 and physical model 201; and correcting a design standard 203 according to the risk for each place and generating a compaction condition 206 for each place.例文帳に追加

本発明による半導体集積回路の設計方法は、事前に設計されたレイアウトパタン２０４と物理モデル２０１とを用いて行われるプロセスシミュレーションの結果に基づいて、設計対象となる半導体集積回路上の場所毎に、不具合の発生する危険度を算出するステップと、場所毎の危険度に応じて設計基準２０３を修正し、場所毎のコンパクション条件２０６を生成するステップとを具備する。 - 特許庁

In the layout method for a semiconductor integrated circuit, logic synthesis is performed without inserting at least one of the clock gating cells to be inserted in the semiconductor integrated circuit, the cells are laid out based on a result of the logic synthesis, the clock gating cell not inserted in the logic synthesis is inserted after the cell layout, and the inserted clock gating cell is laid out to construct a clock tree.例文帳に追加

本発明にかかるレイアウト方法は、半導体集積回路のレイアウトを行うレイアウト方法であって、半導体集積回路に挿入するクロックゲーティングセルのうち、少なくとも１つのクロックゲーティングセルを挿入せずに論理合成を行い、論理合成の結果に基づいて、セルの配置を行い、セルの配置後に、論理合成において挿入しなかったクロックゲーティングセルを挿入し、挿入したクロックゲーティングセルを配置し、クロックツリーの構築を行う。 - 特許庁

To provide: a semiconductor integrated circuit device which achieves an excellent electric characteristic while securing a high degree of freedom in designing the semiconductor integrated circuit by allowing a bonding pad for power to respond to a plurality of power sources on the same circling, responds to increase of consumption current, effectively utilizes a space and has an effect as a mark when mounted on a board; and a method of arranging a bonding pad for input/output of the same.例文帳に追加

電源用ボンディングパッドが同一周回上で複数の電源に対応することを実現することで、半導体集積回路装置の設計時における高い自由度を確保しながらも、良好な電気特性の実現、消費電流の増大への対応、空間の有効活用、及び基板への実装時のマークとしての効果を有する半導体集積回路装置及びその入出力用ボンディングパッドの配置方法を提供する。 - 特許庁

The method comprises a step of splitting a clock cycle of the integrated circuit chip into a plurality of periods, a step of splitting the integrated circuit chip into a plurality of cells, a step of performing a static timing analysis to make the plurality of cells to acquire electric wave data by cell and by period and a step of performing the electric power allocation by using the wave data.例文帳に追加

集積回路チップにおける電力分配を分析する本発明の方法は、集積回路チップのクロック・サイクルを複数の期間に分割するステップと、集積回路チップを複数のセルに分割するステップと、静的タイミング分析を実行して上記複数のセルがセルごと期間ごとに電流波形データを取得するようにするステップと、この電流波形データを用いて電力分配分析を実行するステップとを備えている。 - 特許庁

A semiconductor device and a method of manufacturing the device include a semiconductor substrate having a plurality of chip areas defined by scribeline areas, wherein when at least one integrated circuit is formed in each chip area, a plurality of alignment keys to be used are formed in the scribeline areas, and at least one alignment key 11 in the alignment keys is formed on a material configuring the integrated circuit.例文帳に追加

本発明による半導体装置及びその製造方法は、スクライブライン領域によって定義された複数のチップ領域を有する半導体基板を含み、各チップ領域に少なくとも１つの集積回路を形成するとき、使用される複数のアライメントキーをスクライブライン領域に形成し、アライメントキーのうち、少なくとも１つのアライメントキー１１は、集積回路を構成する物質上に形成されることを特徴とする。 - 特許庁

By means of the semiconductor device obtained by significantly improving the performance of a buried channel semiconductor device by suppressing the channel leakage current of the buried channel MOSFET and its manufacturing method, a semiconductor integrated circuit device which is excellent in performance is constituted by building the buried channel MOSFET optimized in channel-surface concentration profile by a manufacturing method using a new gate oxide film forming method.例文帳に追加

埋め込みチャネル型ＭＯＳＦＥＴのチャネルリーク電流を抑制し、埋め込みチャネル型半導体装置のパフォーマンスを著しく向上させた半導体装置とその製造方法、でチャネル表面濃度プロファイルを最適化した埋め込みチャネル型ＭＯＳＦＥＴを新しいゲート酸化膜形成方法を用いた製造方法で構築し、パフォーマンスに優れた半導体集積回路装置を構成するものである。 - 特許庁

By doing it this way, in the case that there is a possibility of the studied discharge property being transformed largely by the integrated error of charge and discharge currents and a large error in residual capacity estimation being arising in the discharge property type of residual capacity computation method, its warning is issued, so this method can prevented the error in residual capacity estimation from increasing.例文帳に追加

このようにすれば、前述した放電特性式残存容量算出方式において充放電電流積算誤差により、学習放電特性が異常に変形して大きな残存容量推定誤差が生じてしまう可能性がある場合にそれを警告するため、残存容量推定誤差が異常に増大するのを防止することができる。 - 特許庁

To provide a semiconductor integrated circuit, and its placement and routing method, in which a freeze silicon method can be employed by delaying the propagation time of a signal from a first semiconductor circuit to a second semiconductor circuit through a standard cell, and a layout design having a high degree of freedom can be obtained without being restricted by the delay time.例文帳に追加

信号が第１の半導体回路からスタンダードセルを介して第２の半導体回路に伝播する信号伝播時間を遅らせることにより、フリーズシリコン手法を用いることも可能であり、遅延時間の制約を受けることなく、より自由度の高いレイアウト設計が可能な半導体集積回路およびその配置配線方法を提供する。 - 特許庁

In another embodiment, a method for carrying out light therapy procedures on a patient is provided, provided that the method comprises: a step of administering a therapeutically effective amount of the integrated photoactive analog of the non-photoactive peptide or pseudopeptide to the patient; and a step of irradiating the patient with light having a wavelength inducing photofragmentation of molecules.例文帳に追加

他の態様において、患者に対する光線治療手順を実施する方法が提供され、この方法は、治療上有効な量の非光活性ペプチド又は擬似ペプチドの組込み型光活性類似体を患者に投与する工程、及び分子の光フラグメント化を引き起こす波長の光を患者に照射する工程を含む。 - 特許庁

To provide a method of manufacturing a filter for dust precipitator consisting of a porous membrane of polytetrafluoroethylene (PTFE) and a felt of of a thermoplastic resin fiber, laminated and integrated, which method does not damage the PTFE membrane nor impair the texture of the filter when the membrane and the felt are bonded to each other.例文帳に追加

ポリテトラフルオロエチレン（ＰＴＦＥ）多孔膜および熱可塑性樹脂繊維製フェルトが積層されて一体化された集塵機用フィルターの製造方法において、前記ＰＴＦＥ多孔膜とフェルトとを接着する際に、ＰＴＦＥ多孔膜にダメージを与えることがなく、且つ、フィルターの風合いを損なうことのない製造方法を提供する。 - 特許庁

The operation management method and maintenance management method of a plurality of plants connected to the computer of a control center and integrated into a network comprise a data collection step, a diagnostic step, a residual life calculation step, and an operation condition notice step or process abnormality notice step.例文帳に追加

複数のプラントを管理センターのコンピュータに接続してネットワーク化した複数プラントの運転管理方法であって、データ収集ステップと、診断ステップと、余寿命算出ステップと、運転条件通知ステップもしくはプロセス異常通知ステップと、を含むことを特徴とする複数プラントの運転管理方法、並びに、複数プラントの保守管理方法。 - 特許庁

To provide a design support system, a design method, a design support program and a manufacturing method of a semiconductor integrated circuit, with which occurrence of a design pattern that is a main cause of a circuit defect and is difficult to be lithography-processed can be suppressed, dispersion due to manufacture fluctuation is suppressed and yield can be improved.例文帳に追加

回路不良要因であるリソグラフィー処理困難な設計パターンの発生を抑制でき、製造変動によるばらつきを抑制して歩留まりの向上を図ることが可能な半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム、半導体集積回路の製造方法を提供する。 - 特許庁

To provide the forming method of a semiconductor film comprising impurity with which a thin film constituting a thin film device is formed by a liquid droplet system using a liquid-like material and impurity atoms are especially diffused in the semiconductor film; and to provide a manufacturing method of a transistor, the transistor, an integrated circuit using the transistor, an electro-optic device, and an electronic apparatus.例文帳に追加

液状材料を用いた液滴吐出方式によって薄膜デバイスを構成する薄膜を形成し、特に半導体膜内に不純物原子を拡散させる不純物含有半導体膜の形成方法、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器を提供すること。 - 特許庁

To provide a method for inspecting an exposure mask capable of performing the standard guarantee of the inner dimensions of the exposure mask by the dimension of a place to be truly guaranteed and monitoring the pattern dimensions in an exposure area even when the exposure mask is the exposure mask of a semiconductor integrated circuit device having a random circuit pattern.例文帳に追加

ランダムな回路パターンを持つ半導体集積回路装置の露光マスクであっても、露光マスクの面内寸法の規格保証を、真に保証すべき箇所の寸法によって行え、かつ露光エリアでのパターン寸法のモニタも可能とする露光マスクの検査方法を提供すること。 - 特許庁

This manufacturing method of the clutch housing 1 having a boss part 2 and a drum part 3 integrated with the boss part, comprises a process for integrally molding the boss part and the drum part by hot forging, and a process for forcibly cooling at least a part of the boss part continuously from the integral molding process.例文帳に追加

ボス部(2)とボス部と一体に設けられたドラム部(3)とを有するクラッチハウジング(1)の製造方法であって、ボス部とドラム部とを熱間鍛造により一体成形する工程と、一体成形工程に連続して、ボス部の少なくとも一部を強制冷却する工程と、から成ることを特徴とする。 - 特許庁

To provide a method and a system for controlling the travel of an automatic guided vehicle capable of surely preventing the collision of an automatic guided vehicle at intersections without requiring a device for controlling the whole system in an integrated manner or requiring radio base stations to be interconnected.例文帳に追加

本発明の目的は、システム全体を一元的に掌握する機器や、無線基地局を相互に結ぶこと必要とせず、交差点における無人車両の衝突を確実に防止することができる無人車両の走行制御方法及び無人車両の走行制御システムの提供にある。 - 特許庁

This GDL integrated gasket 1 for the fuel cell is formed by integrally covering a sealing layer 6 over a substrate 2 containing the GDL made of a porous material, and the sealing layer 6 is obtained by applying a liquid seal material onto the surface of the substrate 2 by a screen printing method and solidifying it.例文帳に追加

多孔質材よりなるＧＤＬ３を含む基板２上にシール層６を一体に被着してなる燃料電池用ＧＤＬ一体ガスケット１であって、シール層６は、液状シール材をスクリーン印刷法により基板２の表面２ａ上に塗布して固化させたものであることを特徴とする。 - 特許庁

The method for recovering metal from a metal-containing product brings the metal-containing product in which the silica-containing epoxy resin hardened material and the metal are integrated, into contact with subcritical water in which at least one alkali selected from an alkali metal salt and an alkali metal hydroxide is coexistent, to decompose the epoxy resin hardened material, thereby recovering the metal.例文帳に追加

シリカを含有するエポキシ樹脂硬化物と金属とが一体化された金属含有品を、アルカリ金属塩およびアルカリ金属の水酸化物のうち少なくともいずれかのアルカリを共存させた亜臨界水に接触させてエポキシ樹脂硬化物を分解して金属を回収する。 - 特許庁

The calculation of a target azimuth ψtgt to be operated by a teaching managing part 41 in this figure 1 adopts a method for integrating the detected vehicle azimuth by the movement distance increment in the detection period of the azimuth, and for dividing the integrated value by a teaching distance St being the total movement distance.例文帳に追加

図１中のティーチング管理部４１において行う目標方位ψtgtの算出は、検出した車両方位をその方位の検出周期の移動距離増分で積分し、その積分値を総移動距離であるところのティーチング距離Ｓｔで除算する方法を採用している。 - 特許庁

A method for designing a semiconductor integrated circuit disposes a cutoff point at a specific point on a connection point of a flip-flop circuit constituting a scan chain after re-ordering, and prevents performing inconsistency determination by rejecting the cutoff point from verification targets when verifying the logical equivalence property.例文帳に追加

リオーダー後のスキャンチェーンを構成するフリップフロップ回路の接続点に論理等価性検証のための特定のポイントに切断点を設け、論理等価性検証を行うとき、この切断点を検証の対象から外す処理を行うことで、不一致判定が行われることを防ぐ。 - 特許庁

Such an embedded and fixed bonding pad provides both of a conductive pad and a nonconductive pad, which are used for the connection of the integrated circuit as a method for preventing the release of a layer or peel-off phenomenon due to the influence of tensile stress existing in the bonding pad, giving contact reliability.例文帳に追加

このように埋没固定されたボンディングパッドは、ボンディングパッドに存在する引張りストレス影響下で層離脱や剥離現象を防止する方法として集積回路の連結のために使われる導電性及び非導電性パッドどちらにもコンタクト信頼性を提供する。 - 特許庁

This semiconductor integrated circuit design method has: an input step for inputting layout data including one piece of wiring; and an output step for outputting a minimum value and a maximum value of the capacitance value and the resistance value of the one piece of wiring as a predicted value of variation statistics on the basis of the layout data.例文帳に追加

一の配線を含むレイアウトデータを入力する入力ステップと、レイアウトデータを基に一の配線の容量値及び抵抗値の最小値及び最大値をばらつき統計の予測値として出力する出力ステップとを有する半導体集積回路設計方法が提供される。 - 特許庁

In this Michael reaction method, the reaction is carried out in an aqueous medium in the presence of a surfactant-integrated Lewis acid catalyst represented by the formula: M(R)x (wherein M is a polyvalent metal element; R is a surfactant residual group; (x) is a number determined by the kinds of M).例文帳に追加

マイケル反応方法において、水媒体中で、次式 Ｍ (Ｒ)x （Ｍは多価金属類元素を示し、Ｒは界面活性残基を示す。ｘは、Ｍの種類によって定まる数である。）で表わされる界面活性剤一体型ルイス酸触媒の存在下に反応を得る。 - 特許庁

In a method for manufacturing a semiconductor device where a plurality of sealed bodies, molded with resin collectively to be integrated, are cut to be separated into individual semiconductor devices, in the mold, a mold region 1C is partially projected and an injector pin 6 is arranged at this projected portion.例文帳に追加

一括して樹脂モールドし一体となった複数の封止体を切断して個別の半導体装置に分離する半導体装置の製造方法において、前記モールドでは、モールド領域１Ｃを部分的に張り出させ、この張り出した部分にイジェクタピン６を配置する。 - 特許庁

To provide a semiconductor integrated circuit with a self-diagnostic circuit and a method of inspection thereof which, in inspecting a frequency-divided signal, inspect not only the frequency thereof but also a first interval length and a second interval length and dispense with an expensive inspection apparatus for generating a signal used for comparison.例文帳に追加

分周信号を検査するにあたって、その周波数のみならず第１区間長および第２区間長をも検査し、比較対象に用いる信号を生成する高価な検査装置を必要としない自己診断回路を有する半導体集積回路およびその検査方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor storage device which seldom brings about a malfunction because the change of an output signal is large, does not need an accurate resistance value generation element and can be integrated in high density because of its simple configuration, and an information recording method for the nonvolatile semiconductor storage device.例文帳に追加

出力信号の変化が大きいため誤動作を起こしにくく、高精度な抵抗値発生素子が不要で、構成が単純であるため高密度に集積することが可能な不揮発性半導体記憶装置及びこの不揮発性半導体記憶装置の情報記録方法を提供する。 - 特許庁

To provide an apparatus and method for diagnosing a network in which processes such as diagnosis, appraisal and report on a network diagnosing device and target devices to be managed by the network diagnosing device are integrated by automating diagnostic processes (diagnostic procedures) of network.例文帳に追加

ネットワークの診断処理（診断プロシージャ）を自動化することにより、ネットワーク診断装置及び当該ネットワーク診断装置により管理される管理対象の装置についての診断、評価、報告等の処理を統合したネットワーク診断装置及びネットワーク診断方法を提供する。 - 特許庁

To provide a method of manufacturing an FRP structure capable of developing the excellent strength characteristics of an integrated structure, capable of holding high interlaminar strength and capable of inexpensively and easily molding the large-sized FRP structure without using equipment such as an autoclave.例文帳に追加

一体化された構造体が優れた強度特性を発揮でき、とくに接合界面部分で高い層間強度を保持できるとともに、大型のＦＲＰ構造体でもオートクレーブなどの設備を使わず安価にかつ容易に成形できるようにしたＦＲＰ構造体の製造方法を提供する。 - 特許庁

Furthermore, the method includes a step for determining the integrated value of the complex amplitude of light, in a manner determining a light intensity at the arbitrary observation point, by repeating the step for determining the complex amplitude of each point light source relative to the arbitrary observation point.例文帳に追加

本回折像計算方法は、さらに、当該任意の観測点に対して、各点光源について複素振幅を求めるステップを繰り返すことにより、当該任意の観測点における光の強度を求めるように、光の複素振幅の積算値を求めるステップとを含む。 - 特許庁

To provide a method of manufacturing a semiconductor device that prevents current driving capability by preventing parasitic resistance from increasing while taking into consideration an influence of etching on a semiconductor substrate on an NMOS transistor, and thus prevents the operation speed of a semiconductor integrated circuit from decreasing.例文帳に追加

ＮＭＯＳトランジスタに対する半導体基板のエッチングによる影響を考慮して、寄生抵抗の増大を防止することで電流駆動能力の低下を防止し、半導体集積回路の動作速度の低下を防止した半導体装置の製造方法を提供する。 - 特許庁

To provide a circuit operation verification method, a circuit operation verification device, and a computer program, capable of correctly and speedily verifying whether or not a circuit element built in a semiconductor integrated circuit malfunctions by considering each voltage drop of power supply wiring and grounding wiring.例文帳に追加

電源配線及び接地配線夫々の電圧降下を考慮して、半導体集積回路が有する回路素子が誤作動するか否かを正確かつ高速に検証することができる回路動作検証方法、回路動作検証装置及びコンピュータプログラムを提供する。 - 特許庁

To provide a novel perfectly integrated laminated packaging material having excellent barrier properties against oxygen gas and a liquid and good mechanical strength, high in cost efficiency, a method for producing the same and a packaging container produced from the laminated packaging material.例文帳に追加

酸素ガスおよび液体に対する優れたバリヤー性ならびに良好な機械的強度を有し、費用効率が高くかつ完全に一体化された新規な積層包装材料、その製造法およびそのような積層包装材料から製造された包装容器を提供すること。 - 特許庁