「下がり」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

割り込み制御回路１１は、複数の割り込み要因から発生される複数の割り込み入力信号の立ち上がりまたは立ち下がりのエッジによりそれぞれ起動される複数のタイマー１１０〜１１３と、これらの複数のタイマーの出力の論理和を得てＣＰＵ１０の割り込み入力端子に入力する論理和ゲート１０６とを備える。例文帳に追加

This interrupt control circuit 11 is provided with a plurality of timers 110 to 113 to be started according to the rising or falling edge of a plurality of interrupt input signals to be generated from a plurality of interrupt factors and a logical sum gate 106 for acquiring the logical sum of the outputs of those plurality timers, and for inputting it to the interrupt input terminal of a CPU 10. - 特許庁

回転リールと結束機との距離が大きく離れるとか、これら両者の間隔が変化する場合であっても、ケーブルバンドの不測の垂れ下がりや、それによる引っ掛り、巻き込みといった結束作業への悪影響のおそれが生じないようにして、結束ロボットや定置式自動結束機に好適に使用できる結束装置を提供する。例文帳に追加

To provide a bundling apparatus which can be suitably used for a bundling robot and a stationary automatic bundling machine by avoiding a risk of an unfavorable influences to a bundling operation such as the unexpected hang-down of a cable band, hooking caused by it and roll-in even when a distance between a rotating reel and the bundling machine is large, or a gap between both of them is changed. - 特許庁

各遅延クロック信号発生器は、クロック信号の立ち上がりの遅延を制御し第１の信号を出力するラッチまたはフリップフロップと、遅延されたクロック信号の立ち下がりエッジの遅延を制御し第２の信号を出力するもう一つのラッチまたはフリップフロップと、第１および第２の信号からクロック信号を発生する論理回路とを含む。例文帳に追加

Each of the delayed clock-signal generators includes a latch or a flip-flop circuit to control the delay in the rise edge of the clock signal for outputting a first signal, another latch or flip-flop circuit to control the delay in the fall edge of the delayed clock signal for outputting a second signal, and a logic circuit to generate the clock signal from the first and the second signals. - 特許庁

成長表面１３における（電子に対する）表面電位が下がり、エネルギーバンドが大きく曲がっている状態でｐ-ＧａＮ１１を成長させ、成長表面１３の近傍にイオン化したＧａ空孔１４を有するｐ-ＧａＮ１１とし、成長表面１３に金属を堆積して低抵抗なオーミック電極を構成する。例文帳に追加

p-GaN11 is grown in condition that the surface potential (relative to the electron) at a growth surface 13 drops and the energy band is bent largely, so as to make p-GaN11 which has ionized Ga voids 14 in the vicinity of the growth surface 13, and a metal is accumulated on the growth face 13 to constitute a low-resistance ohmic electrode. - 特許庁

パネルのスカート部の内外側面と封着端面との交差部に形成される面取り部の面状態を最適化することにより、パネルとファンネルとの封着熱処理時における所謂三角割れの発生を未然に防止すると共に、フリットガラスの不当な垂れ下がりを防止し、且つ、汚れ等の付着残存に起因する電界集中による破損等を回避する。例文帳に追加

To prevent the undesired sagging of a frit glass and avoid the damage resulted from a residual deposition such as dirt, while previously preventing the occurrence of so-called triangular cracking during sealing heat treatment with the panel and a funnel, by optimizing the face condition of a chamfer formed at an intersecting member with the inside and outside surfaces of the skirt part of a panel and a sealing end face. - 特許庁

時定数形成手段の製造条件および動作環境条件に対応して、第２の反転回路の立ち下がり応答の第１の遅延時間を第２の反転回路の第１のしきい値で制御し、前記第２の反転回路の立ち上がり応答の第２の遅延時間を前記第２の反転回路の第２のしきい値で制御する構成である。例文帳に追加

The first delay time of the fall response of a 2nd inversion circuit is controlled by the first threshold of the 2nd inversion circuit, corresponding to manufacturing conditions and an operation environment condition of a time constant forming means, and the second delay time of the rise response of the 2nd inverting circuit is controlled by the second threshold of the 2nd inverting circuit. - 特許庁

本発明の目的は、横型締めタイプの射出成形機を使用して貼合わせ成形を行なう方法において、射出した溶融樹脂の垂下がりをなくするとともに、ゲート部付近の表皮材の損傷を防止し、風合の優れた多層成形品を効率的に製造できる貼合わせ成形方法を提供することにある。例文帳に追加

To provide a laminate molding method, with which a multi-layered molding excellent in drape can be efficiently manufactured by a method wherein the sagging of an injected molten resin is eliminated and, at the same time, a skin material is prevented from being damaged in the neighborhood of a gate in a laminate molding method with a horizontal mold clamping type injection molding machine. - 特許庁

このため、気体に比し熱の吸収・輻射率の高い筒体１２ｃに熱を奪われて温度が下がり燃焼気の活性化を押えられ、その間に空気との予混合及び素反応を確実に踏ませ、不安定状態にある比較的酸化・熱分解の進んでいない中間生成物が直接燃焼部１４に流れ込むことがなく、安定した青火燃焼を行わせ得る。例文帳に追加

For this, heat is robbed by the cylinder 12c having a higher heat absorption and radiation rate than gas, whereby temperature is lowered with the combustion gas suppressed in activation, during which premixing with air and an elementary reaction are securely achieved, and stable blue fire combustion is achieved without permitting an intermediate product in an unstable state where oxidization and thermal decomposition are not relatively promoted to directly flow into the combustion section 14. - 特許庁

走査線の遷移期間、例えばスイッチング素子が導通状態から非導通状態に切り替えられる際に、走査線を低駆動能力で駆動することで、スイッチング素子のオン／オフ制御を行うために走査線に印加される信号を緩やかな立ち下がりの電圧信号とし、スイッチングノイズを抑制する。例文帳に追加

When, for example, a switching element is changed over the conduction state to the non-conduction state for a transition period of a scanning line, the switching noise is inhibited by driving the scanning line with low driving power and thereby making the signal, which is applied to the scanning line for controlling on-off the switching element, into a gently falling voltage signal. - 特許庁

タイミング発生回路１０４は、クロック１５０のエッジの立ち上がりか立ち下がりの後ある定められた時間の後、論理回路１０１の内部が安定するまでの間スイッチ手段１０９を導通状態にして電源端子１０２から電流が供給されやすいようにし、論理回路１０１の内部が安定してからはスイッチ手段１０９を非導通状態にする。例文帳に追加

A timing generating circuit 104 sets a switch means to a conductive state so that a current is easily fed from a power terminal 102 until the inside of the logical circuit 101 is stabilized in a predetermined period after the rising or trailing of the edge of the clock 150 and sets the switch means to a nonconductive state after the inside of the logical circuit 101 is stabilized. - 特許庁

ある期間（立ち下がり時間ｔｆの１／３程度）が経過した後、高速クロック制御信号ＣＨによって低速クロック信号より高い周波数の高速クロック信号を出力し、選択クロック信号ＣＬＫＰＵＭＰとしてチャージポンプ２７に入力し、所定の電圧レベルまで昇圧を行う。例文帳に追加

After some period (some 1/3 of the falling time tf) elapses, a high-speed clock signal, having a frequency higher than a low-speed clock signal, is outputted by a high-speed clock control signal CH, the outputted signal is inputted as the charge pump 27 as the selecting clock signal CLKPUMP, and booting is performed up to a predetermined voltage level. - 特許庁

塗装すべき配管の中に入れて吸引法により配管内を移動させながら液状塗料を配管内面に塗装するための塗装用ピグを用いた配管内塗装方法に関するものであり、塗装すべき配管の内径に変動があっても、また配管に下がり勾配のところがあっても良好に塗装が行える塗装用ピグを得る。例文帳に追加

To provide a pig for coating permitting good coating even when there occur variation of the inside diameter of a pipe to be coated and/or down gradients in the pipe, in a method of coating the inside surface of a pipe with a liquid coating by the use of the coating pig while introducing the pig into the pipe and making the pig move within the pipe by suction. - 特許庁

クロック群発生回路は、電源側と接地側の電流源トランジスタを駆動するバイアス電圧ＮＢＩＡＳおよびＰＢＩＡＳを可変させることによって立ち上がり時間と立ち下がり時間が制御可能な複数のインバータ型遅延段を含むＶＣＯを有したＰＬＬの構成を有しており、このＶＣＯから位相が異なる複数のクロック信号が生成される。例文帳に追加

The clock group generating circuit has a PLL configuration including a VCO(voltage controlled oscillator) having inverter type delay stages whose buildup time and decay time can be controlled through the variation of bias voltages NBIAS and PBIAS used to drive power supply side and ground side current source transistors(TRs), and the VCO generates clock signals whose phases differ from each other. - 特許庁

循環ポンプ３１を、リントフィルタ２５を外箱の前方より収容するフィルタケース２０の後部に設け、そのフィルタケース２０から循環ポンプ３１を、該循環ポンプ３１が水を循環させるときの中で、最低水位Ｗとなるときにもポンプ羽根３７が水没する角度θ、後下がりに傾斜させて設けた。例文帳に追加

The circulating pump 31 is installed in the rear of a filter case 20 which holds a lint filter 25 through the front of the external box, the circulating pump 31 is attached sloping back downward from the filter case 20 at the angle θ at which a pump vane 37 sinks even at the time of the lowest water level W while the circulating pump 31 circulates the water. - 特許庁

測定デバイスの出力信号を、複数の負荷コンデンサを切り替えることで波形をなまらせる機能を有するＴｒ／Ｔｆ増幅器、および測定結果から連立方程式を計算し、デバイスの立ち上がり，立ち下がり時間を算出する機能を有する演算部を内蔵する各種デバイス共通のＴｒ／Ｔｆ測定器と、各種デバイスに固有なデバイスアダプタから構成される。例文帳に追加

In the Tr/Tf-measuring device are incorporated a Tr/Tf amplifier 210 having a function of dulling a waveform of an output signal of a measurement device by switching a plurality of load capacitors, and an operating part 220 with a function of calculating simultaneous equations from the measured result and calculating a rise or fall time of the device. - 特許庁

カウンタ１７２は、クロック信号生成回路１７１から入力される基準クロック信号Ｓ１の立ち上がりエッヂに応答して、カウント値Ｃを更新し、ラッチ信号出力回路１７３は、始動入賞口スイッチ７０から入力される始動入賞信号ＳＳを、基準クロック信号Ｓ１の立ち下がりエッヂに同期させて、ラッチ信号ＳＬを乱数値記憶回路１７４に出力する。例文帳に追加

A counter 172 updates a count value C in response to the rising edge of reference clock signals S1 inputted from a clock signal generation circuit 171, and a latch signal output circuit 173 synchronizes start winning signals SS inputted from a start winning port switch 70 with the falling edge of the reference clock signals S1 and outputs latch signals SL to a random number value storage circuit 174. - 特許庁

ドライバＩＣ８０，９０のカレントミラー回路８２，９２に抵抗回路２０を外付け接続し、各カレントミラー回路の入力電流を一定にすることにより、各出力回路８３，９３が出力する各駆動信号の立上がり時間Ｔｒおよび立下がり時間Ｔｆを相互に一致させる。例文帳に追加

Resistor circuits 20 are externally connected to the current mirror circuits 82 and 92 of driver ICs 80 and 90, respectively, and the input currents of the respective current mirror circuits are made constant, and, thereby, the rise time Tr and the fall time Tf of the respective drive signals output from the respective output circuits 83 and 93 are made coincident with one another. - 特許庁

略車両後方を指向する後方指向面と、該後方指向面の下端から後方へ後ろ下がりに傾斜する傾斜面とを有すると共に、乗員側に突出する操作ノブが備えられた操作ユニットが配設された車両用インストルメントパネルにおいて、衝撃の防止と、良好な操作性とを両立させる。例文帳に追加

To ensure compatibility between shock prevention and good operability in an instrument panel for a vehicle which has a rear facing surface for directing an approximately vehicle rear side and an inclined surface downward inclined from the lower end of the rear facing surface to the rear side, and which is provided with an operating unit having the operating knob projecting to an occupant side. - 特許庁

画素クロック（ＰＣＬＫ）の位相シフト量を示す位相データと画素クロック（ＰＣＬＫ）の状態とに基づいて生成された制御データ１，２から、高周波クロック（ＶＣＬＫ）の立ち上がりのタイミングに同期して状態遷移する第１クロックと、立ち下がりのタイミングに同期して状態遷移する第２クロックとを生成する。例文帳に追加

From control data 1 and 2 created based on phase data indicative of the amount of phase shift of the pixel clock (PCLK) and the state of the pixel clock (PCLK), a first clock making a state transition in synchronism with the rising timing of a high frequency clock (VCLK), and a second clock making a state transition in synchronism with the falling timing are generated. - 特許庁

本発明の液晶表示装置は、インバータ２の出力信号に応じた光を液晶パネル５に照射する冷陰極管３を備え、１フレーム毎に、この冷陰極管３の発光が、その立ち上がり付近で徐々に増加し、又立ち下がり付近で徐々に減少するように、上記インバータ２の出力信号を制御するインバータ制御回路１を備えている。例文帳に追加

The crystal display device is equipped with a cold cathode tube 3 which irradiates the light according to the output signal of an inverter 2 to a liquid crystal panel 5; and an inverter control circuit 1 which controls the output signal of the inverter 2 so that the light emission of the cold cathode tube 3 gradually increases around rise and gradually decreases around fall by each one frame. - 特許庁

ペン先の乾燥に起因するカスレや筆記不能、所謂キャップオフ性能（耐ドライアップ性能）に優れ、高湿度条件下においても、ペン先部分における吸湿による局部的なインキ粘度低下から発生する垂れ下がり或いはインキボタ落ちが発生しない筆記具用水性インキ組成物を提供する。例文帳に追加

To obtain a water-based ink composition which has excellent so-called cap-off performance (dry-up resistance performance) causing neither blur nor inability to write due to drying of pen point and does not bring about sagging or ink drop resulting from partial reduction in ink viscosity due to moisture absorption at the part of pen point. - 特許庁

サスティン期間に行電極対を構成する第１行電極Ｙ及び第２行電極Ｘに負極性のサスティンパルスＩＰｙ、ＩＰｘをそれぞれ印加し、第１行電極に印加される負極性のサスティンパルスＩＰｙの立ち上がり開始と同時又は立ち上がり開始前に、第２行電極に印加される負極性のサスティンパルスＩＰｘの立ち下がりを開始する。例文帳に追加

Negative sustain pulses IPy, IPx are respectively applied to a first row electrode Y and a second row electrode X constituting a row electrode pair in a sustain period and, concurrently with the start of rising of the negative sustain pulse IPy applied to the first row electrode or before the start of rising thereof, the falling of the negative sustain pulse IPx applied to the second row electrode is started. - 特許庁

ソースドライバＳ群を構成する縦続接続された各ソースドライバ１の入力部である、表示データＤをパラレルデータに変換するためのデータラッチ出力回路２４を、転送用クロック信号ＳＣＫＡの立ち上がりと立ち下がりの両エッジで表示データＤを分割して取り込むように設ける。例文帳に追加

A data latch output circuit which is the input part of cascaded source drivers 1 constituting a source driver group S and converts display data into parallel data is so provided that the display data D are divided and inputted with both rising and falling edges of the clock signal SCKA for transfer. - 特許庁

ノックセンサ信号を一定時間ｔｓ毎にＡ／Ｄ変換してデジタル的にフィルタ処理し、そのフィルタ処理結果データからノッキングの有無を判定する装置は、１２０°ＣＡ毎に立ち下がるＴＤＣ信号の立ち下がり間隔時間Ｔを測定し、その時間Ｔから、５°ＣＡ分の時間を一定時間ｔｓで割った数値を求め、その数値を四捨五入により整数化した値Ｎを算出する。例文帳に追加

The detector digitally filters knock sensor signals by A/D-converting every fixed time ts to determine the existence of knocking from the filter process results. - 特許庁

単相クロックを使用する半導体集積回路全体もしくは回路ブロック内のフリップフロップ回路単位１に、立ち上がり及び立ち下がりの両エッジクロック入力切り換え用のＸＯＲゲート４と、通常動作用とテスト用リセット入力切り換え用セレクタ７をあらかじめ設ける。例文帳に追加

A whole semiconductor integrated circuit using a single-phase clock or a flip-flop circuit unit 1 in a circuit block is previously provided with both an XOR gate 4 for switching between rising-edge and falling-edge clock inputs and a selector 7 for switching between reset inputs for normal operation and for tests. - 特許庁

ＣＰＵは、元レンジ圧の立ち下がりを検出した時刻から待機時間Ｔｆが経過した場合に（ステップＳ１６でＹＥＳ）、θｔｈｒ−θｔｈｐがθ１以下であれば（ステップＳ１７でＹＥＳ）スロットル制限を終了し（ステップＳ１８）、θｔｈｒ−θｔｈｐがθ１より大きければ復帰速度をＶｒに制限する（ステップＳ１９）。例文帳に追加

The CPU terminates the throttle limit (Step S18) when θthr-θthp is not more than 1 (YES at Step S17), and limits the return speed to Vr when θthr-θthp is more than 1 (Step S19). - 特許庁

一つのクロマトグラムピークの立ち上がりから立ち下がりまでは同一成分とみなすことができるため、このようにクロマトグラムピークの頂点における質量ピーク情報を該ピークの全域に適用することで信号強度の低い領域においても適正なセントロイドデータを得ることが可能となる。例文帳に追加

Since the same component can be regarded from the rising of one chromatogram peake to the lowering thereof, proper centroid data can be obtained even in a region low in signal intensity by adapting the mass peak data at the apex of the chromatograph peak by adapting the mass peak data at the apex of the chromatograph peak to the whole region of the peak. - 特許庁

本発明のデータ書込み装置の書込み方法は、フラッシュライタからフラッシュマイコンへ書込みデータ等を送信する場合には、ＭＤＡＴＡ信号の立ち下がりエッジ信号をハンドシェーク用の信号として使用し、一方、フラッシュマイコンからフラッシュライタへ応答データを送信する場合には、ＭＤＡＴＡ信号の立ち上がりエッジ信号をハンドシェーク用の信号として使用することを特徴とする。例文帳に追加

A writing method of a data writing device uses a falling edge signal of a MDATA signal as a signal for handshaking in transmitting writing data from a flash writer to a flash microcomputer, and meanwhile, uses a rising edge signal of the MDATA signal as the signal for handshaking in transmitting response data from the flash microcomputer to the flash writer. - 特許庁

ウマなどの余分な支持部材を用いることなく作業員が乗ったときの鉄筋の下がりを防止することができ、また、合成前死荷重保持のための鋼板補強材の低減も図ることができる鋼・コンクリート合成床板及びその施工方法並びに前記合成床板を用いた橋梁を提供する。例文帳に追加

To provide a steel-concrete synthetic floor slab, by which the lowering of a reinforcement at a time when an operator mounts can be prevented without using an excessive supporting member such as a trestle and a steel-plate reinforcing material for holding dead load before composition can be reduced, and its execution method and a bridge using the composite floor slab. - 特許庁

４逓倍信号周期検出部５は、２相のパルス信号のどちらか一方のパルス信号の立ち上がり又は立ち下がりエッジの周期を検出し、パルス信号の１／４周期に対応する４分割データを出力する４分割回路と、この４分割データから４逓倍周期信号を生成する４逓倍周期信号生成回路を備える。例文帳に追加

A quadruple signal period detection part 5 comprises a quarter division circuit for detecting the period of leading or trailing edges of either of two-phase pulse signals and outputting quarter division data corresponding to the 1/4 period of the pulse signal, and a quadruple period signal generation circuit for generating a quadruple period signal from the quarter division data. - 特許庁

柔軟性に優れ使い手が自在に形造ることができる自由度を有し、柔軟性、（流動性）形態保持性、取扱いの簡易性を備え、製作途中で造形素材の垂れ下がりが発生せずに、さらに乾燥後において軽量で滑らかな表面として完成させることができる造形素材（クリーム状造形素材）を提供する。例文帳に追加

To provide a molding material (molding material in a form of a cream) excellent in flexibility, having the degree of freedom of allowing a user to freely mold, having flexibility, pliability, (fluidity) and shape retention property, easy handling property, without causing sagging during manufacture, and giving a lightweight finish with a smooth surface after dried. - 特許庁

本装置は、データとデータの取り込みタイミングを規定するクロックとクロックの立ち上がりまたは立ち下がりを規定するクロック極性信号とを送信する送信回路と、この送信回路からのデータを、クロック極性信号に基づいて、クロックのエッジで取り込む受信回路とを有することを特徴とする装置である。例文帳に追加

This system has a transmission circuit 20 that transmits data, a clock specifying a reception timing of the data and a clock polarity signal specifying a leading or trailing of the clock and a reception circuit 30 that receives the data from the transmission circuit 20 at an edge of the clock on the basis of the clock polarity signal. - 特許庁

郵便物３を前下がり傾斜で重ね並べることが出来る供給コンベア１と、その最前方の郵便物３に係合して吸着搬送する吸着送込み機構２とから成り、放射状に備えた複数の吸着パッド２ａが耐久性のある歯車機構で規定された軌跡に従って次々と連続的に高速送出ししていく郵便物の各種処理装置である。例文帳に追加

Radially provided multiple sucking pads 2a continuously send out the mails 3 one by one at high speed along a specified path by a durable gear mechanism. - 特許庁

クロック停止タイミング生成回路１２を、フリップフロップ１４，ＥＸＯＲゲート１３及びＡＮＤゲート５により構成することで、ロジック回路２に対してクロック信号ＣＬＫ＿ＯＵＴの供給を停止させるタイミングはクロック信号ＣＬＫの立下がりエッジに同期させ、その供給を再開させるタイミングはクロック信号ＣＬＫの立上がりエッジに同期させる。例文帳に追加

A clock stop timing generating circuit 12 is composed of a flip-flop 14, an EXOR gate 13 and an AND gate 6, wherein the stop timing of supply of a clock signal CLK_OUT to a logic circuit 2 is synchronized to a trailing edge of a clock signal CLK and the restart timing of the supply thereof is synchronized to a leading edge of the clock signal CLK. - 特許庁

ＬＤ１の光出力をＰＤ３によりモニタし、このモニタ信号ａをコンパレータ４により基準レベルｂ、ｃと比較して、ＬＤ１の出力波形の立ち上がり又は立ち下がり時間を検出して、光受信部が動作エラーを発生する前に出力波形の劣化を検出する出力波形劣化検出回路を設ける。例文帳に追加

The optical communication system is provided with an output waveform deterioration detection circuit, where a PD 3 monitors the optical output of an LD 1, a comparator 4 compares a monitor signal (a) with reference levels b, c to detect leading or trailing time of the output waveform of the LD 1 and deterioration in the output waveform is detected, before an optical reception section causes an operation error. - 特許庁

病人や高齢者等が簡単に使用することが可能で、排泄物を収容した便袋の垂れ下がりやはみ出しを防止し、便袋の密封や開口をスムースに行うことができるとともに、同じ便袋を複数回の用便に使用した際にも臭いのもれを防止し、しかも手を汚さずに排泄物を処理することのできる簡易トイレを提供する。例文帳に追加

To provide a simple toilet easily usable by a sick and aged person, preventing dangling and swelling-out of a feces bag for housing excrement, being enabled to smoothly seal and open the feces bag, preventing leakage of a smell even when using the same feces bag plural times for easing nature and being enabled to treat the excrement without staining the hands. - 特許庁

シフトレジスタと、該シフトレジスタで生成された出力パルス信号を用いて駆動用パルス信号を生成するパルス生成回路とを備えた表示装置の駆動回路であって、 該パルス生成回路は、駆動用パルス信号を生成するにあたって、上記出力パルス信号のアクティブ化に伴うパルスの立ち上がりまたは立ち下がりによって該駆動用パルス信号の始端および終端を規定する。例文帳に追加

The driving circuit of the display device is equipped with a shift register and the pulse generating circuit which generates a driving pulse signal by using an output pulse signal generated by the shift register, and the pulse generating circuit, when generating the driving pulse signal, defines the beginning and ending of the driving pulse signal by the rising or falling of a pulse accompanying activation of the output pulse signal. - 特許庁

駆動装置の直流電源の電圧を遷移させる遷移電圧生成回路を設け、かかる遷移電圧に基づいて徐々に上昇する立ち上がり縁部と徐々に下降する立ち下がり縁部とを有するパルスを生成し、これを駆動パルスとして表示パネルに出力する共振中継回路を設ける。例文帳に追加

This display panel driver is provided with a transition voltage generating circuit which changes the voltage of the DC voltage source of the driver and a resonance relay circuit which generates a pulse having a rising edge part which gradually builds up and a falling edge part which gradually decays on the basis of the transition voltage and outputs this pulse to a display panel as a driving pulse. - 特許庁

対向電極駆動回路は、ＯＣＢ液晶セルのスプレイ状態からベンド状態への転移期間に、画素トランジスタに印加される電圧Ｖｔの波高値の増大が抑制されるように、立ち上がり時間ｔｒと立ち下がり時間ｔｆが調整された対向電圧Ｖｃを転移パルスとして対向電極に印加する。例文帳に追加

A counter electrode driven circuit applies a counter voltage Vc, adjusted in a rise time tr and a fall time tf to a counter electrode as a transition pulse, so that increase in the peak value of a voltage Vt to be applied to the pixel transistors is suppressed for the transition period, extending from a spray state of an OCB liquid crystal cell to a bend state. - 特許庁

例えば指令電圧ｖｕｃ，ｖｖｃが正の領域において指令電圧ｖｕｃの方が指令電圧ｖｖｃよりも大きい状態から小さい状態へと変化する際には、操作信号ｇｕｐの立ち下がりエッジにおける操作信号ｇｖｐの論理反転に基づきＵＶ相間電圧の極性反転を判断する。例文帳に追加

When the command voltage vuc changes from a state larger to a state smaller than the command voltage vvc in a positive region of the command voltages vuc, vvc, a polarity inversion of UV interphase voltage is decided based on a logic inversion of the operation signal gvp on a negative-going edge of the operation signal gup. - 特許庁

入力クロック信号ＣＫｉの立ち下がりエッジに基づいて生成したパルス信号PULSEに基づいて、遅延クロック信号ＳＡＥの次の周期での遅延時間を設定するため、入力クロック信号ＣＫｉの周期が変化しても、その変化に合わせて、遅延クロック信号ＳＡＥの遅延時間を迅速に変化させることができる。例文帳に追加

As a delay time in the next period of a delay clock signal SAE is set based on the pulse signal PULSE generated based on the trailing edge of the input clock signal CKi, even if a period of the input clock signal CKi is varied, a delay time of the delay clock signal SAE can be varies quickly adjusting its variation. - 特許庁

クロックデューティ制御回路は、クロック信号をその立ち上がりおよび立ち下がりで２分周した信号をそれぞれ保持する第１および第２の記憶回路と、第１および第２の記憶回路の出力信号を、それぞれ、第１および第２の一定時間だけ遅延する第１および第２のＤＬＬ回路と、両方のＤＬＬ回路の出力信号の合成回路とを備える。例文帳に追加

The clock duty control circuits include: first and second storage circuits for respectively holding frequency-halved signals of the clock signal in the rise and fall; first and second DLL circuits for respectively delaying output signals of the first and second storage circuits by first and second fixed periods; and a combined circuit of output signals of both DLL circuits. - 特許庁

切替信号３５は、リタイミング回路３６によってこれら分周クロック３３_1、３３_2の立ち上がりあるいは立ち下がりで系が切り替わらないようなリタイミング切替信号３７として生成され、第１あるいは第２の系分周クロック３３_1、３３_2のいずれかを選択して、出力クロック３８として出力される。例文帳に追加

A switching signal 35 is generated as a retiming switching signal 37, so as not to switch the systems by the rise or fall of these frequency dividing clocks 331 and 332 through a retiming circuit 36 and any one of first and second system frequency dividing clocks 331 and 332 is selected and outputted as an output clock 38. - 特許庁

ＣＰＵ１１１は、ブロック毎に当該ブロックに属する最大画素値と最小画素値との間の差分値を検出し、その差分値ｄ１に応じて、当該ブロックがリンギングノイズを発生する原因となるエッジ（信号の立ち上がりまたは立ち下がり）を含む可能性があるブロックであるか否かを判別する。例文帳に追加

A CPU 111 detects a difference between a maximum pixel value and a minimum pixel value of pixels belonging to a concerned block by each block and discriminates whether or not the concerned block has a possibility of including edges (rising or falling of a signal) causing generation of ringing noises according to the difference d1. - 特許庁

出力回路１０はクロックに同期して上記データをラッチするラッチ回路１１と、回路１１の出力の立ち上がり位相と立ち下がり位相の差を制御信号に応答して調整可能な位相差被調整回路１２と、回路１２の出力が供給される出力バッファ回路１３とからなる。例文帳に追加

An output circuit 10 comprises a latch circuit 11 latching the data synchronizing with a clock, a phase difference adjusting circuit 12 which can adjust difference between a rise phase and a fall phase of an output of the circuit 11 responding to a control signal, and an output buffer 13 to which an output of the circuit 12 is supplied. - 特許庁