「Two-Bit」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

An interleaver uses a bit-interleaver solely to achieve m-ary modulation diversity and uses a two-dimension interleaved interlace table and a run-time slot-to-interlace mapping to achieve frequency diversity which provides better interleaving performance without the need for explicit symbol interleaving.例文帳に追加

インターリーバは、専らｍ−ａｒｙ変調ダイバーシティを達成するためにビットインターリーバを使用し、さらに明示的シンボルインターリービングを必要とせずにより優れたインターリービング性能を提供する周波数ダイバーシティを達成するため、２次元インターリーブ化インターレース表とランタイムスロット対インターレースマッピングとを使用する。 - 特許庁

To obtain an NROM type memory array of such a structure as adjacent memory units MU share a diffusion bit line interposed between in which generation of a through current path is blocked at the time of reading or writing data simultaneously from or into two memory transistor cells.例文帳に追加

隣接するメモリユニットＭＵがその間にある拡散ビット線を共有する構成であるＮＲＯＭ型メモリアレイにおいて、２個のメモリトランジスタセルを同時に読み出すあるいは書込む場合に貫通電流パスが生じるため本発明は、かかる貫通電流パスの生成を阻止するＮＲＯＭ型メモリアレイを提供することを目的とする。 - 特許庁

Binary data are formed with a frequency modulation signal in which two kinds of a high frequency signal and a low frequency signal are combined and data equivalent to one character are formed by the number of prescribed bits and a parity bit and binary data are demudulated by detecting the presence or absence of a peak point in a fixed time interval from the reproduced signal waveforms of a recorded data signal.例文帳に追加

高低２種の周波数信号を組み合わせた周波数変調信号で２値データを形成し、その所定ビット数とパリティビットにより１文字分のデータを形成し、記録データ信号の再生信号波形より一定の時間間隔内でのピーク点の有無を検出して２値データを復調する。 - 特許庁

A code conversion circuit 100 provided by column captures the redundant binary codes respectively outputted from the recursive ADCs in the order from a high order digit, gathers the redundant binary codes by two digits, respectively converts them to the 3-bit binary codes of a code system with low redundancy, and stores them in the storage unit 210.例文帳に追加

カラム毎に設けられた符号変換回路１００は、巡回型ＡＤＣから各々出力される冗長２進符号を上位桁から順に取り込み、冗長２進符号を２桁ずつまとめて冗長度の低い符号体系の３ビットの２進符号に各々変換し、記憶ユニット２１０に記憶させる。 - 特許庁

The controller 50 supplies the light source 42 with a control pulse signal CS for blinking the light source 42 in a binary state by repeating a pulse sequence pattern consisting of a plurality of bits of a fixed number, each bit of which takes two states of a first level for turning on the light source 42 and a second level for turning off the light source 42.例文帳に追加

制御装置５０は、各ビットが光源４２を点灯させる第１レベルと消灯させる第２レベルの２状態を取ることができる一定数の複数ビットから成るパルス列パターンを繰り返すことによって、光源４２を２値状態で明滅させる制御パルス信号ＣＳを光源４２に供給する。 - 特許庁

A 1-bit signal of serial/parallel converted transmitted data is inputted to a convolutional encoder 2 and is divided into a real part and an imaginary part by a combination of two bits of the output of the convolutional encoder 2 and another signal which is not inputted to the encoder 2, and signal points for sending the real part and the imaginary part are determined independently of each other.例文帳に追加

シリアル／パラレル変換した送信データの内、１ビットの信号を畳み込み符号器２に入力し、その出力の２ビットと畳み込み符号器２に入力しなかった他の信号との組み合わせにより、それぞれ実数部・虚数部に分け、それぞれ独立に送出する信号点を決める。 - 特許庁

Regarding a P well region and an N well region where a pair of CMOS inverters consisting of the multiport SRAM cell is formed, the P well region is divided into two P well regions PW1 and PW2 on either side of the N well region NW and is formed so that boarder lines between them become parallel to bit lines.例文帳に追加

マルチポートＳＲＡＭセルを構成する一対のＣＭＯＳインバータが形成されたＰウエル領域およびＮウエル領域に関し、Ｐウエル領域を、二つのＰウエル領域ＰＷ１およびＰＷ２に分割してＮウエル領域ＮＷの両側に、かつそれら間の境界線がビット線と平行となるように形成する。 - 特許庁

Then, one hash function is applied to a new electronic data replacing the bit data two or more times according to a predetermined rule, and thereby one hash value representing the electronic data is derived, and this hash value is related with the rule and the electronic data held in the memory 9 and is sent to the communication terminal 11.例文帳に追加

そして、ビットデータが置換された新たな電子データに対して一つのハッシュ関数を所定規則に従って複数回適用することにより、電子データを表す一つのハッシュ値を導出し、このハッシュ値をメモリ９に保持されているルール及び電子データと関連付けて通信端末１１に送る。 - 特許庁

Comparison processing is performed on the oversampled data in 4-bit segment units of the serial data, transition point detection signals are held, and the transition points of the serial data are estimated based on those transition point detection signals, when transition point detection signals for at least two segments, which are among the held transition point detection signals, indicate the same result.例文帳に追加

シリアルデータの４ビット区間単位でオーバーサンプルデータの比較処理を行い、遷移点検出信号を保持し、保持された遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合にその遷移点検出信号に基づいてシリアルデータの遷移点を推定する。 - 特許庁

To improve the taste of a game when a role having a possibility to win in two or more winning lines internally wins, by defining positions enabling a win in respective winning lines as objects of a slip control at high priority without promoting to increase a memory size of a bit data storage area.例文帳に追加

２以上の入賞ラインでの入賞が可能となる役が内部当選した場合に、ビットデータ保存領域等のメモリ量の増大を助長することなく、それぞれの入賞ラインでの入賞を可能とする位置を最優先に滑り制御の対象とすることで、遊技の趣向性を向上する。 - 特許庁

This circuit has an inverter 1 of which an input potential is a potential of a bit line 10 of a memory cell 11, a plurality of P channel transistors 2a, 2b promoting an input potential for the inverter 1, and a plurality of two input OR circuits 14a, 14b selecting promotion of an input potential by a plurality of P channel transistors 2a, 2b.例文帳に追加

メモリセル１１のビットライン１０の電位を入力電位とするインバータ１と、インバータ１への入力電位を助長する複数のＰチャネルトランジスタ２ａ，２ｂと、複数のＰチャネルトランジスタ２ａ，２ｂによる入力電位の助長を選択する複数の２入力ＯＲ回路１４ａ，１４ｂとを有する。 - 特許庁

To provide an image reader that improves image quality of a read image by subtracting a highly stable dark output correction value from an image signal by using dark output values from each element outputted from an image sensor that are averaged through the sum of two lines of the dark output value shifted by one bit for the dark output correction when shading an incident light.例文帳に追加

入射光遮断時に、イメージセンサから出力される各素子からの暗出力値を、１ビットシフトした値として２ライン分加算していた値を暗出力補正値として平均化した値を用いて、安定性の高い暗出力補正値を画像信号から差し引くことで、読みとられた画像の画質を向上させる。 - 特許庁

When four or more signals from OB pixel parts in which difference equal to or more than two levels is generated at 255 (8 bit) exist and such signals are generated for over read of five sheets of original preliminarily or in comparison with output signals from the OB pixel part read at first of a job, reread of data for shading compensation is judged to be necessary.例文帳に追加

予め又はジョブの最初に読み取ったＯＢ画素部からの出力信号と比較して、２５５（８ｂｉｔ）で2レベル以上の差が生じたＯＢ画素部からの信号が４箇所以上あり、しかも、５枚の原稿の読み取りにわたって生じた場合、シェーディング補正用のデータの再読み取りが必要と判断する。 - 特許庁

Pixel data for such specified objects may be encoded using the appropriate object-specific threshold halftone lookup table into one of two multi-bit values, which serve to increase the frequency of repetitive or redundant encoded data and permit efficient compression by algorithms that exploit data repetition and/or redundancy.例文帳に追加

このような特定のオブジェクトによる画素データは、適当なオブジェクト‐特定の閾値中間調参照表を用いて、２個の多ビットの値の一つに符号化でき、繰り返し又は冗長な符号化データの頻度を増大し、データ繰り返し及び／又は冗長性を利用するアルゴリズムによる効率的な圧縮を可能にする。 - 特許庁

A memory system 1 has: a NAND flash memory 12 having a plurality of memory cells and capable of recording data of one bit, two bits or more in one memory cell; and a duplex conversion circuit 21 for duplexing by assigning input data to a predetermined threshold level and the other threshold level different from the predetermined threshold level.例文帳に追加

メモリシステム１は、複数のメモリセルを有し、１つのメモリセルに１ビット又は２ビット以上のデータを記録することが可能なＮＡＮＤ型フラッシュメモリ１２と、入力データを所定の閾値レベルと、所定の閾値レベルとは異なる別の閾値レベルとに割り当てることにより二重化する二重化変換回路２１とを有する。 - 特許庁

The method includes the steps of providing a differential phase shift keyed signal, inputting the differential phase shift keyed signal into a delay device adapted to split the differential phase shift keyed signal into at least two signals on at least two arms and to delay the signal on at least one arm by about one bit period, and coherently combining the signals on the at least two arms to produce alternate mark inversion and/or duobinary signals.例文帳に追加

方法は、差動位相偏移変調信号を提供する工程と、差動位相偏移変調信号を、少なくとも２つのアーム上で少なくとも２つの信号に分割し、少なくとも１つのアーム上の信号を、約１ビット期間だけ遅延されるようになされた遅延デバイスに、前記差動位相偏移変調信号を入力する工程と、 前記少なくとも２つのアーム上の信号をコヒーレントに結合する工程であって、それによって、交番マーク反転かつ／またはデュオバイナリ信号を生成する、コヒーレントに結合する工程とを含む。 - 特許庁

The hierarchical decoder is provided with two high efficiency decoders 101, 102 that receive two compressed bit streams and decode them for each layer and with a resolution converter 103 that has a filter to regulate the resolution between layers of video image signals decoded for each layer and that the filter characteristic of the filter is selected to emphasize a prescribed frequency band of the video image signals decoded by each layer.例文帳に追加

２個の圧縮ビットストリームを入力し、各階層ごとに復号化する２個の高能率復号化器１０１，１０２と、各階層ごとに復号化された映像信号の、各階層間における解像度を調節するためのフィルタを有する解像度変換器１０３とを備え、フィルタのフィルタ特性が、各階層ごとに復号化された映像信号の所定の周波数帯域を強調するように設定されていることを特徴とする階層型復号化装置。 - 特許庁

For the arithmetic encoding/decoding method for arithmetically encoding/decoding multilevel image information composed of plural bit planes while referring to context information, the encoding/decoding order is determined, so that the context information corresponding to an encoding/decoding object pixel can be determined while preceding for at least two cycles of the encoding/decoding object pixel.例文帳に追加

複数のビットプレーンからなる多値画像情報をコンテキスト情報を参照して算術符号化／復号化する算術符号化／復号化方法であって、符号化／復号化対象画素に対するコンテキスト情報が前記符号化／復号化対象画素の少なくとも２サイクル先行して確定するように、符号化／復号化順序を定めた。 - 特許庁

A main control board C is structured so as to send a control command of a first byte and then send a control command of a second byte whose most significant bit value is reversed from the control command of the first byte after outputting one strobe ON signal and performing a prescribed waiting process when sending a control command of two bytes to a subsidiary board S.例文帳に追加

主制御基板Ｃは、サブ基板Ｓへ２バイトの制御用コマンドを送信する場合に、１バイト目の制御用コマンドを送信し、その後、１のストローブＯＮ信号を出力し、所定の待機処理を実行した後、１バイト目の制御用コマンドと最上位ビットの値が反転した２バイト目の制御用コマンドを送信するように構成されている。 - 特許庁

To provide a magnetoresistance RAM (MRAM) of a simple structure by forming a cell array by forming a cell having a simple structure and a small cell size by storing two or more data, by coupling an MTJ (Magnetic Tunnel Junction) between a word line and a P-N diode and further coupling a plurality of cells in a NAND type between a bit line and a cell plate.例文帳に追加

ワードラインとＰ−Ｎダイオードとの間にＭＴＪ（ＭａｇｎｅｔｉｃＴｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を結合して２つ以上のデータを記憶させ、構造が簡単でセルサイズが小さいセルを具現し、さらに、ビットラインとセルプレートとの間に複数個のセルをＮＡＮＤ型に連結してセルアレイを具現することにより、簡単な構造の磁気抵抗ラム（ＭＲＡＭ）を具現する。 - 特許庁

Thus it enables to restore the bytes constitution sent serially with transmitting clock accurately from the clock information at the receiving-side by transmitting serially two kinds of bit-sequence having the same period and the different duty ratio selectively by adjusting to the byte position of a serial data s38 transmitted serially through a shift register 33.例文帳に追加

このように同一周期でデューティ比の異なる２種類のビット列を、シフトレジスタ３３を介してシリアル転送されるシリアルデータｓ３８のバイト位置に合わせて選択的にクロック情報としてシリアル伝送することにより、受信側ではそのクロック情報から送信クロックとシリアル送信されるデータのバイト構成を正しく復元することが可能となる。 - 特許庁

An output position control part 33 functions as a rate matching/first interleaving part, repeats or eliminates a bit determined by the D calculating part 32, newly redistributes a plurality of bits to a plurality of columns on the basis of the number D of cumulative repetition/deletion bits and interchanges bits of at least two columns among a plurality of columns obtained by redistribution.例文帳に追加

出力位置制御部３３は、レートマッチング・第１インタリーブ部として機能し、Ｄ算出部３２で判定されたビットを反復または削除するとともに、累積反復／削除ビット数Ｄに基づいて複数のビットをあらためて複数の列に再分配し、再分配で得られた複数の列のうち少なくとも二列のビットを入れ替える。 - 特許庁

(2) The optical recording medium has the reproduction-only region (ROM region) and the recordable region and can add the fresh information to the recordable region, wherein the information bit trains for the 10 sector components relating to the ROM region formed previously in PMA are repetitively formed on two or more different tracks.例文帳に追加

（２）再生専用領域（ＲＯＭ領域）と記録可能領域を持ち、該記録可能領域に新たな情報を付加することが可能な光記録媒体において、予めＰＭＡに形成されるＲＯＭ領域に関する１０セクタ分の情報ピット列が、２周以上の異なるトラック上に繰り返し形成されていることを特徴とする光記録媒体。 - 特許庁

In the case of generating the simulation test bench of a digital LSI circuit with plural input signal lines, test patterns are generated for every input signal line (a step 10), the test patterns with the same input timing are connected by bit connection for at least two or more input lines and the test pattern file to which the data compression is performed is generated (a step 11).例文帳に追加

複数の入力信号線を持つデジタルＬＳＩ回路のシミュレーションテストベンチを生成する場合において、各入力信号線ごとにテストパターンを作成し（ステップ１０）、それらを少なくとも２本以上の入力信号線について、入力するタイミングが同じものをビット連接により接合し、データ圧縮したテストパターンファイルを生成する（ステップ１１）。 - 特許庁

In one side of the semiconductor chips, when a write-enable signal WE reading a sector address inputted second is a low level and selected data of the most significant bit of the sector address is a low level, a write-enable signal WE0 and an address receiving signal Add2 are made a low level synchronizing with signal WE, and an address counter receives the two sector addresses.例文帳に追加

一方の半導体チップでは２回目に入力されるセクタアドレスを読み込むライトイネーブル信号ＷＥがローレベル、該セクタアドレスの最上位ビットの選択データがローレベルの場合、この信号ＷＥに同期してライトイネーブル信号ＷＥ０、アドレス受け入れ信号Ａｄｄ２がローレベルとなり、アドレスカウンタが２該セクタアドレスを受け入れる。 - 特許庁

In this way, a constant potential difference of 10 mV can be generated at two input channels of the A/D converter 1 in all regions of input voltages of 0-5 V, so a 9-bit A/D conversion result can be obtained by adding each A/D conversion value of the output channels 1, 2 of the A/D converter 1 via using an adder 2.例文帳に追加

これにより、０Ｖ〜５Ｖの入力電圧のすべての領域でＡ／Ｄ変換器１の二つの入力チャンネルに１０ｍＶの一定の電位差を発生させることができるので、Ａ／Ｄ変換器１の出力チャンネル１、２のＡ／Ｄ変換値を加算器２で加算することにより９ビットのＡ／Ｄ変換結果を得ることができる。 - 特許庁

In an information recording and reproducing method which partitions a recording area of a memory card into physically small pages, partitions off these pages into physical blocks collecting the two or more pages, and reads/writes information from/into the memory card by each block, a logical address added to the physical block is recorded duplicately on each page in the block with an individual parity bit added to the page.例文帳に追加

メモリカードの記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎にメモリカードに対する情報の読み書きを行う情報記録再生方法において、物理的なブロックに付される論理アドレスを、そのブロック内の各ページにそれぞれパリティビットを付加して重複記録する。 - 特許庁

The decoder for decoding an input LDPC code by repeating exchange of a message between check nodes and bit nodes corresponding to a check matrix by each iteration changes the order of message calculation of a cluster in one of at least two iterations in a temporal anteroposterior relationship and the order of message calculation of a cluster in the other iteration.例文帳に追加

入力されたLDPC符号から検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号装置において、時間的に前と後の関係にある少なくとも２つのイタレーションのうち一のイタレーションにおけるクラスタのメッセージ計算の順番と、他のイタレーションにおけるクラスタのメッセージ計算の順番とを変える。 - 特許庁

The NAND type magnetic resistance RAM reduces a non-active region by connecting two or more transistors sharing source and drain regions in an NAND type in series and improves integration degree by reducing an effective area per cell by improving read-out performance by sharing one read-out node connected to a bit line with a plurality of transistors.例文帳に追加

本発明に係るＮＡＮＤ型磁気抵抗ラムは、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に直列連結して非活性領域を減少させ、ビットラインと連結された１つの読出しノードを複数のトランジスタと共有して読出し動作を改善することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにする。 - 特許庁

The wavelength multiplexing transmission system in which the channel whose modulation format is intensity modulation and the channel whose modulation format is phase modulation coexist includes a polarization scrambler inserted into a signal path of either one of the two channels, and a drive unit configured to drive the polarization scrambler at a repetitive frequency greater than or equal to (bit rate of phase modulated signal)/(error correction frame length)×2.例文帳に追加

変調フォーマットが強度変調のチャネルと、変調フォーマットが位相変調のチャネルとが混在する波長多重伝送システムであって、上記二つのチャネルのどちらか一方の信号経路に挿入された偏波スクランブラと、上記偏波スクランブラを、（位相変調信号のビットレート）／（訂正フレーム長）×２以上の繰り返し周波数で駆動する駆動部とを備える。 - 特許庁

This method includes the processes for: detecting a first RF signal string; deciding whether or not the RF signal string corresponds with a signal bit string on a specific condition; adjusting two or more RF signals in the first RF signal string to a specific ideal RF signal; forming a second RF signal string; and thereafter decoding and fetching it.例文帳に追加

本方法にはそのプロセスとして、第一ＲＦ信号列を検出、ＲＦ信号列が特定条件の信号ビット列に符合するか否かを判断、第一ＲＦ信号列において複数のＲＦ信号が特定の理想とするＲＦ信号となるように調整、並びに第二ＲＦ信号列を形成、その後復号化して第二ＲＦ信号列を取出し、が含まれる。 - 特許庁

The quantum tuning machine of this invention is constituted by using the quantum bit formed by localizing a phase difference soliton S between superconducting electrons present in each of a plurality of bands in a ring R0 provided with a ring main body R1 formed of a superconductor and well-like parts W1 and W2 formed by narrowing a diameter at at least two parts of the ring main body R1.例文帳に追加

この発明の量子チューリング機械は、超伝導体で形成したリング本体Ｒ１と、そのリング本体Ｒ１の少なくとも２箇所に径を細くして形成した井戸状部分Ｗ１，Ｗ２と、を備えるリングＲ０に、複数のバンドの各々に存在する超伝導電子間の位相差ソリトンＳを局在化させて作った量子ビットを用いて構成する、ことを特徴としている。 - 特許庁

A VMM 20 generates a shadow PT 140 inhibiting a privilege memory requiring read/write emulation from being read and written using an RSV bit, and the shadow PT 140 and a second PT 170 that a second OS 40 running on a first OS 30 has are registered with an x86-compatible CPU having a page exception detecting function using two PTs.例文帳に追加

ＶＭＭ２０が、読み書きのエミュレーションを要する特権メモリに対してＲＳＶビットを用いて読み書きを禁止したシャドウＰＴ１４０を生成し、２つのＰＴを用いるページ例外検出機能を備えたｘ８６互換ＣＰＵに、当該シャドウＰＴ１４０と、第１のＯＳ３０上で稼動する第２のＯＳ４０が有する第２のＰＴ１７０を登録する。 - 特許庁

In other aspects, a command for controlling a data transfer of a bit stream between a source and a destination, where the command is adapted to change at least one of the source and destination of the transfer, and apparatus for receiving and processing data comprising means for receiving the data and means for synchronizing the data in two or more different modes.例文帳に追加

他の態様では、コマンドが転送の発信元と宛先の少なくとも１つを変更するように適合させられる発信元と宛先間のビットストリームのデータ転送を制御するためのコマンド、及びデータを受信するための手段と、２つまたは３つ以上の異なるモードでデータを同期させるための手段とを備えるデータを受信、処理するための手段を備える。 - 特許庁

When a channel mode control signal shows the dual stereo of four channels, a signal switching means 150 outputs the main stereo signals from the input terminals 101 and 102 and the subordinate stereo signals from the input terminals 107 and 108 and an encoding means 120 encodes the main stereo signals and the subordinate stereo signals and generates two independent encoded bit streams #1 and #2.例文帳に追加

チャンネルモード制御信号が４チャンネルのデュアルステレオを示す場合、信号切換手段１５０は、入力端子１０１，１０２からの主となるステレオ信号と、入力端子１０７，１０８からの副となるステレオ信号を出力し、符号化手段１２０は、主となるステレオ信号と副となるステレオ信号を符号化して、独立した２つの符号化ビットストリーム＃１，＃２を生成する。 - 特許庁

The NAND flash memory element includes: triple N wells formed in a semiconductor substrate to electrically protect many memory cells in a prescribed region of the semiconductor substrate; at least two or more triple P wells formed inside each of the triple N wells; and a plurality of cell blocks respectively formed on the upper part of the triple P well and each including a plurality of memory cell strings each sharing a plurality of bit lines.例文帳に追加

半導体基板の所定の領域に多数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルＮウェルと、前記トリプルＮウェルの内部に形成された少なくとも２つ以上のトリプルＰウェルと、前記トリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含む。 - 特許庁

A PE 10 of the SIMD microprocessor has two shifter pairs 12 each comprising a PSH 12a and a BSH 12b when an ALU (Arithmetic and Logic Unit) 14 has independently operable ALU(L) 14a and ALU(H) 14b, and has shift data selection circuits 13 performing selection and bit expansion of data output from the shifter pairs 12 correspondingly to each the ALU.例文帳に追加

ＳＩＭＤ型マイクロプロセッサのＰＥ１０において、ＡＬＵ１４がＡＬＵ（Ｌ）１４ａ、ＡＬＵ（Ｈ）１４ｂと２つに分割して動作させることが可能な構成になっているときに、ＰＳＨ１２ａとＢＳＨ１２ｂとから構成されシフタ対１２を２つ備えるとともに、シフタ対１２から出力されたデータを選択およびビット拡張を行うシフトデータ選択回路１３を各ＡＬＵに対応して備えた。 - 特許庁

Each of the memory cells is targeted for writing by applying a common gate voltage to each gate terminal of the memory cells through word lines, and simultaneously writing a plurality of data having different values mutually in each of the memory cells by simultaneously applying the writing voltages corresponding to writing data respectively through the bit lines to drain-source terminals of the two or more memory cells targeted for writing.例文帳に追加

ワード線を介して該メモリセルの各々のゲート端子に共通のゲート電圧を印加して当該メモリセルの各々を書き込み対象とするとともに、書き込み対象とされた２以上のメモリセルのドレイン−ソース端子間に該ビット線を介して各書き込みデータに対応した書き込み電圧を同時に印加して当該メモリセルの各々に互いにデータ値の異なる複数のデータを同時に書き込む。 - 特許庁

A method of encoding image data includes a step 14 for repeating a process of dividing a block into two subblocks, based on an average value of pixels in the block and creating map information of the subblocks; a step 20 for generating bit streams of a determined mode, the map information, and representative pixel values representing the pixel values of the block or the subblocks.例文帳に追加

画像データの符号化方法は、ブロック内の画素の画素平均値を基準に、ブロックを２個のサブブロックに設定する過程を繰り返し、設定されたサブブロックのマップ情報を生成し、サブブロック数によるビット列の生成のためのモードを決定する第１４ステップと、決定されたモードのビット列、マップ情報のビット列及びブロックまたはサブブロックの画素値を代表するそれぞれの代表画素値のビット列を生成する第２０ステップと、を含む。 - 特許庁

The former chairperson of a subsidiary of Shinsei Bank, of which the government is a major shareholder, has taken up a post as an advisor to a bank that would be a conflict of interest under laws and regulations. From the perspective of the government, it does not make sense to me that this could happen in relation to a problem that could potentially be damaging; also from the perspective of the supervisory agency that is supervising both two companies, what could be beneficial to one company could be detrimental to the other. It is a bit hard to understand that an officer would be shared between banks where a conflict of interest exists in their relationship. It may also give rise to substantial difficulties in supervision. What are your thoughts on this? 例文帳に追加

国が大株主である新生銀行の子会社の会長をやっていた人間が、法定で利益相反関係にある銀行の顧問に就任しました。国にとって、もしかしたらダメージがあるような問題に関してそういうことになっているというのは、やはりどうしても私としてはおかしいと思うのですけれども、監督官庁としても2つとも監督していてどっちかにプラス・マイナスが起きる。つまり、利益が相反する関係になっている銀行の間で、そこの役員がわたるということはちょっと理解しがたいというか、監督上も非常に難しいことになるのではないかと思うのですが、この点いかがでしょうか。 - 金融庁

Having gone off on a tangent a bit, let's get back: This is a temporary measure, legislation that expires at the end of March 2011 to cover the calendar year end and the fiscal year end twice when there is greater demand for funds among SMEs. As to whether or not we will postpone the expiration of the Act, we will take all factors into consideration, such as the improvement status of the Japanese economy and cash flows of SMEs and the prospects for next fiscal year onwards, and the progress made in financial institutions' financial facilitation efforts, conduct interviews with various parties as just pointed out, and conduct studies by taking into account the possibility of the postponement of its expiration, as I stated previously. As the yen is strong at the moment, the situation is extremely tough especially for SMEs. As I stated earlier, the SME Financing Facilitation Act was created based on projections that the economy should recover substantially in about two years, so with this in mind, we will conduct studies while considering the postponement of its expiration as a possibility. 例文帳に追加

少し話が横にいきましたけれども、これは臨時の措置でございまして、私は何度も申しましたように、中小企業等の資金需要が高まる年末、年度末の2回ずつ含めることができるように、来年3月末までの時限法としているところでございますが、同法の期間を延長するかどうかについては、今後、我が国経済及び中小企業との資金繰りの改善状況や来年度以降の見通し、金融機関の金融円滑化に向けた取り組みの進捗状況などを総合的に勘案し、色々なところからヒアリング、今お話がございました、ご指摘があったようにさせていただきまして、延長を視野に入れつつ、今後検討していきたいと、この前の答弁どおりでございます。今、円高でございまして、非常に中小企業は特に厳しいわけでございますから、先般も申し上げましたように、大体2年ぐらい経ったら経済が結構回復するのではないかという予測のもとで、中小企業金融円滑化法案をつくらせていただきましたが、そういったことも視野に入れつつ、延長を視野に入れつつ、今後検討してまいりたいというふうに思っています。 - 金融庁