「semiconductor elements」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

To provide a semiconductor device in which a capacitance element made of high dielectric oxide having a perovskite structure, a capacitance element made of nitride and a resistance element made of high-resistive metallic material are integrated on the same compound semiconductor substrate, and to provide a method for manufacturing the same, wherein characteristics of the elements are not deteriorated and a process cost can be reduced.例文帳に追加

特に、ペロブスカイト構造の高誘電体酸化物による容量素子と窒化物による容量素子と高抵抗金属材料による抵抗素子とを同一化合物半導体基板上に集積化した半導体装置およびその製造方法に関し、素子の特性を損ねることなく、プロセスコストの低減を可能とする半導体装置およびその製造方法を提供する。 - 特許庁

A semiconductor device is provided with a silicon nitride film or silicon oxinitride film 103 formed through plasma CVD, a flattened silicon oxide film 104 formed by using the mixed gas of a gas containing silicon atoms and hydrogen peroxide, and a silicon nitride film 105 formed through plasma CVD on a semiconductor substrate 101, on which elements and wiring 102 are formed.例文帳に追加

素子及び配線１０２を形成した半導体基板１０１上に、プラズマＣＶＤ法によって形成された窒化シリコン膜あるいは酸化窒化シリコン膜１０３、シリコン原子を含有するガスと過酸化水素を有する混合ガスを用いて形成し平坦化された酸化シリコン膜１０４と、およびプラズマＣＶＤ法によって形成された窒化シリコン膜１０５とを具備する。 - 特許庁

To provide a treatment method in which defects remaining/generated inside an injection layer are compensated/generated-suppressed by a method wherein, when valence electrons in a compound semiconductor are controlled by irradiating particles containing an impurity element and by activation annealing treatment, a process in which particles containing an element belonging to a larger group from among elements constituting the compound semiconductor are accelerated and irradiated is added.例文帳に追加

不純物原子を含んだ粒子照射及び活性化アニール処理によって化合物半導体の価電子制御を行なう際、前記化合物半導体を構成する元素のうち大きな族に属する元素を含む粒子を加速して照射する工程を付加することで、注入層内に残留／生成される欠陥を補償／生成抑制する処理方法を提供する。 - 特許庁

The power semiconductor device includes a circuit board 3 having a circuit plane 3F_C where a plurality of semiconductor elements 4 are disposed, an insulating resin seal 1 sealing at least the circuit plane 3F_C and having a recess 1s_I partially formed, and a terminal 2f electrically connected to the circuit board 3 and exposed from the recess 1s_I of the resin seal 1.例文帳に追加

本発明の電力用半導体装置は、複数の半導体素子４が配置された回路面３Ｆ_Ｃを有する回路基板３と、少なくとも回路面３Ｆ_Ｃを封止するとともに、一部に凹部１ｓ_Ｉが形成される絶縁性の樹脂封止体１と、回路基板３と電気的に接続され、樹脂封止体１の凹部１ｓ_Ｉから露出する端子２ｆと、を備えるように構成した。 - 特許庁

The Hall element which has a couple of current input electrodes and a couple of voltage output electrodes formed on a semiconductor substrate has at least one or more gate electrodes formed between the couple of current input electrodes, and at least one or more potential detecting elements which are provided closely to the gate electrodes and detect the semiconductor substrate electrode.例文帳に追加

半導体基板上に形成された一対の電流入力電極と、一対の電圧出力電極を有するホール素子において、前記一対の電流入力電極間に形成された少なくとも１個以上のゲート電極と、このゲート電極に接近して設けられ、前記半導体基板電位を検出するための少なくとも１個以上の電位検出電極とを有する。 - 特許庁

To provide a glass for semiconductor packages and prevent contamination by radioactive isotopes, especially U, or by platinum particles to the glass, and provide a glass used for semiconductor packages of solid image elements, etc., having high weather resistance, solarization resistance, and good sealing property to alumina ceramic packages.例文帳に追加

放射性同位元素のうち特にＵのガラスへの混入及び白金ブツのガラスへの混入が抑制できる半導体パッケージ用ガラス、及び白金ブツ及び放射性同位元素のうち特にＵの含有量が少なく、高い耐候性及び耐ソラリゼーション性とアルミナセラミックパッケージとの封着性も良好な、固体撮像素子等の半導体パッケージ用として有用なガラスを提供すること。 - 特許庁

To provide a transmission line forming method for forming a transmission line having three elements comprising a central conductor 2 penetrating a front and rear of a semiconductor substrate 1, a dielectric 4 annually surrounding an outer periphery of this conductor, and an annular conductor 3 surrounding an outer periphery of this dielectric in the semiconductor substrate 1, wherein a process time period is short and a mass-production is excellent.例文帳に追加

半導体基板１に、この半導体基板１の表裏を貫通する中心導電体２と、この導電体の外周を環状に取り囲む誘電体４と、さらにこの誘電体の外周を取り囲む環状導電体３との三要素を有する伝送線路を形成する伝送線路形成方法であって、プロセス時間が短く、量産性に優れたものを提供すること。 - 特許庁

For a problem that resistance in the period of OFF is lowered by a parasitic capacitance of a semiconductor switching element, the device provides a long-lived switching element with sufficient high frequency insulation characteristics by adding a common mode choke coil in an actual frequency band with reducing the resistance in the period of ON from the mechanical relay using a plurality of semiconductor switch elements to the switching element.例文帳に追加

切替え素子に複数の半導体スイッチ素子を使用して、ＯＮ時の抵抗をメカニカルリレーより低減するとともに、ＯＦＦ時の抵抗が半導体スイッチ素子の寄生容量により低下する問題についてもコモンモードチョークコイルの付加により実用周波数帯域において十分な高周波絶縁特性を有した長寿命の切替え素子を有した電子負荷装置を提供する。 - 特許庁

A method of manufacturing a semiconductor device comprises a step wherein through holes are formed in an interlaminar insulating layer (silicon oxide layer, BPSG layer) formed on a semiconductor substrate 11 including elements, a step wherein a barrier layer is formed on the surface of the interlaminar insulating layer and the through holes, and a step wherein a wiring layer is formed on the barrier layer.例文帳に追加

半導体装置の製造方法は、素子を含む半導体基板１１の上に形成された層間絶縁層（シリコン酸化層，ＢＰＳＧ層）にスルーホールを形成する工程と、層間絶縁層およびスルーホールの表面にバリア層を形成する工程と、バリア層の上に配線層を形成する工程とを含み、バリア層を形成する工程は、以下の工程（ａ）〜（ｄ）を含む。 - 特許庁

After the wafer surface having semiconductor elements is pasted to a substrate using a compound having liquid crystal properties as a wafer fixing agent and heating at a temperature not lower than the melting point of the compound, rear surface provided with no semiconductor element is polished and then the wafer thus heated and polished is removed from the substrate before the wafer fixing agent is cleaned using a solvent.例文帳に追加

表面に半導体素子を有するウェハ面を、ウェハ固定化剤として液晶性を有する化合物を用い、該化合物の融点以上の温度に加熱して基体に貼り合せた後、半導体素子を有しない裏面を研磨加工処理し、次いで、上記化合物の融点以上の温度に加熱して研磨したウェハを基体から取り外し、次いで、溶剤を用いてウェハ固定化剤を洗浄する。 - 特許庁

A thermal reaction chamber for semiconductor wafer processing operations comprises: a susceptor 36 for supporting a semiconductor wafer 38 within the chamber 32, provided with a plurality of via holes 68 formed vertically therethrough; a displacing means 34 for displacing the susceptor vertically between a first and a second position; and a plurality of wafer support elements 66, each of which is suspended to be vertically moveable within said holes 68.例文帳に追加

半導体ウエハ処理操作の為の熱反応チャンバであって、チャンバ３２内には半導体ウエハ３８を支持し、垂直に形成された複数の貫通孔６８を有するサセプタ３６と、このサセプタを第１と第２の位置間で垂直に変位させる変位手段３４と、複数のウエハ支持要素６６があって、各々が前記孔６８内で垂直に移動自在に吊り下げられている。 - 特許庁

This invention provides the cascade connection circuit where a bias diode is connected in parallel with each voltage balance resistor except a voltage balance resistor at a final stage among balance resistors connected in parallel with voltage controlled semiconductor elements connected in series, and an anode of the bias diode at a first stage is connected to a control electrode of the voltage controlled semiconductor element at the first stage.例文帳に追加

直列接続された電圧制御型半導体素子の各々に並列に接続されたバランス抵抗の内、最終段の前記電圧バランス抵抗を除く前記各電圧バランス抵抗にバイアス用ダイオードを並列接続すると共に、初段の前記バイアス用ダイオードのアノードを初段の前記電圧制御型半導体素子の制御電極に接続した縦続接続回路。 - 特許庁

Therefore, when it is determined that the state is an abnormal one, by turning off a semiconductor switching element 82 being a generalization switching element, after turning off of energizing to the solenoid, by turning on the semiconductor switching element 82 after lapse of the prescribed time, if on-off driving of individual switching elements by brake control is permitted, EBD control can be continued in accordance with leakage amount.例文帳に追加

このため、異常状態であることが判定されると、総括スイッチング素子である半導体スイッチング素子８２をオフすることで、ソレノイドへの通電をオフしたのち、所定時間経過後に半導体スイッチング素子８２を再びオンすることで、ブレーキ制御による個別スイッチング素子のオンオフ駆動を許可すれば、リーク量に応じてＥＢＤ制御を継続することが可能となる。 - 特許庁

To provide a semiconductor laser device that can be assembled accurately without being inclined in junction down assembly, even if at least two laser elements having mutually different height are provided with the same substrate as a base, can suppress the concentration of stress to the ridge section of each laser element, and has low manufacturing costs without losing the degree of freedom in designing, and to provide a method for manufacturing the semiconductor laser device.例文帳に追加

同一基板をベースとして互いに高さが異なる２以上のレーザ素子部を有する場合にも、ジャンクションダウン組立時において装置が傾くことなく正確な組み立てができ、且つ、各レーザ素子部のリッジ部への応力の集中を抑制することができ、設計の自由度を損なうことなく製造コストの低い半導体レーザ装置およびその製造方法を提供する。 - 特許庁

This semiconductor optical integrated circuit 1 wherein various kinds of optical elements are integrated using a semiconductor crystal as a substrate 2 has ferromagnetic metals 3a, 3b bonded to the substrate 2, and optical waveguides 4 (4a, 4b) formed in the substrate 2 so that they pass through a magnetically effective range of the ferromagnetic metals 3a, 3b.例文帳に追加

本発明は、半導体結晶を基板２とし各種の光学素子を一体として集積化した半導体光集積回路１において、基板２に接合した強磁性体金属３ａ，３ｂと、基板２の内部であって、強磁性体金属３ａ，３ｂによる磁気効果が及ぶ領域を通過するように形成した光導波路４（４ａ，４ｂ）と、を有することを特徴としている。 - 特許庁

In the semiconductor integrated circuit having a feeder 301 for feeding power to circuit elements, a ground line 302, and a signal line 303 which is disposed away from the feeder 301 and the ground line 302 and propagates signals, the semiconductor integrated circuit comprises extension parts 304, 305 which are connected to the feeder 301 and the ground line 302 and extend to the neighborhood of the signal line 303.例文帳に追加

回路素子に電力を供給するための給電線３０１及びグランド線３０２と、給電線３０１及びグランド線３０２から離間して配設され、信号を伝搬するための信号線３０３とを有する半導体集積回路において、給電線３０１及びグランド線３０２に接続され、信号線３０３近傍まで延在する延在部３０４、３０５とを備えている。 - 特許庁

To provide a power conversion device and a protection method for power conversion devices wherein if one of conversion units operated in parallel fails, degradation in the switching characteristics of and heat deterioration in the semiconductor switching elements of the other conversion units are prevented and thus it can be prevented from leading to a critical failure, such as breakdown of a semiconductor switching element or arm short-circuiting in the device.例文帳に追加

並列運転される変換部の１つが故障した場合、他の変換部の半導体スイッチング素子のスイッチング特性の悪化又は熱劣化を未然に防止し、半導体スイッチング素子の絶縁破壊又は装置のアーム短絡故障などの重大故障への波及を防止することができる電力変換装置及び電力変換装置の保護方法を提供する。 - 特許庁

This device has a display part 2 equipped with a flexible panel substrate 4 serving as a display screen and display elements arranged longitudinally and laterally on the opposite surface of the panel substrate 4 from the surface as the display screen, and a driving circuit part 3; and the driving circuit part 3 has a semiconductor element 8, formed of a flexible semiconductor material, mounted on a flexible driving circuit board 5.例文帳に追加

表示画面となるフレキシブルなパネル基板４と、上記パネル基板４の、表示画面となる面とは反対側の面上に縦横に配された表示素子とを備えた表示部２と、駆動回路部３とを有し、上記駆動回路部３が、フレキシブルな駆動回路基板５上にフレキシブルな半導体材料により形成された半導体素子８が実装されてなる。 - 特許庁

The semiconductor device has a flexible board 3 so molded cylindrically as to form a heat radiating space 30 in its inside, a plurality of semiconductor elements 1 mounted on the inner surface of the flexible board 3 via inner bumps 2, and external electrodes 5 (external terminals) provided on the flexible board 3 and for connecting the wiring present on the flexible board 3 with the external wiring present on a mounting board 8.例文帳に追加

半導体装置は、内部に放熱空間３０を形成するように筒状に成形されたフレキシブル基板３と、フレキシブル基板３の内表面上に、インナーバンプ２を介して搭載された複数の半導体素子１と、フレキシブル基板３に設けられ、フレキシブル基板３上の配線と実装基板８上の外部配線とを接続する外部電極５（外部端子）とを備える。 - 特許庁

The power semiconductor module comprises a heat sink 23 having a microchannel 53 for passing cooling liquid, and at least two power semiconductor elements (IGBT15 and diode 28) mounted at least on the front or rear of the heat sink wherein the power semiconductor element includes an IGBT15 and a diode 28 and one IGBT and one diode are arranged in series along the circulation direction of cooling liquid in the microchannel.例文帳に追加

このパワー半導体モジュールは、冷却液を流すマイクロチャンネル５３を有するヒートシンク２３と、このヒートシンクの表裏の少なくとも一面に実装される少なくとも２つのパワー半導体素子（ＩＧＢＴ１５とダイオード２８）とから構成されるパワー半導体モジュールであって、パワー半導体素子は、ＩＧＢＴ１５とダイオード２８とを含み、１つのＩＧＢＴと１つのダイオードとをマイクロチャンネルにおける冷却液の流通方向に沿って直列に配置するように構成される。 - 特許庁

The semiconductor memory device is provided with a memory cell array MA in which memory cells MC in which diodes Di and variable resistance elements VR are connected in series respectively are arranged at cross parts of a plurality of bit lines BL and a plurality of word lines, and a control circuit for driving selectively the bit line Bl and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとが直列接続されたメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線の交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

In a multi-gate type MIS transistor having a plurality of gate electrodes 3 formed on a semiconductor layer and allowed to be used for pixel switching elements, the channel length of the gate electrode 3 close to a drain area 5 and an accumulated capacity part 21 is set longer than that of the other gate electrode 3.例文帳に追加

画素スイッチング素子に用いられる、一つの半導体層に複数のゲート電極３を有するマルチゲート型ＭＩＳトランジスタにおいて、ドレイン領域５及び蓄積容量部２１に近いゲート電極３のチャネル長の寸法を他方のゲート電極３よりも長くする。 - 特許庁

To realize a circuit which restrains the number of elements from increasing, and makes constant the duty ratio of an output equiphase multi-phase clock signal independently of the duty ratio of an input clock signal, while restraining the circuit area on a semiconductor substrate and the power consumption from increasing.例文帳に追加

素子数の増加を極力抑え，半導体基板状の回路面積の増大や消費電力の増加を抑制しながら，入力クロック信号のデューティー比とは独立に出力等位相多相クロック信号のデューティー比を一定にすることが可能な回路を実現すること。 - 特許庁

In a pre-amorphous process, an amorphous region is formed in a semiconductor region by performing the ion implantation of a IV group element, or an ion implantation of at least any one of arsenic (As), phosphorous (P), halogen, and inert gas elements, or an ion implantation under the conditions of a low temperature lower than -10°C.例文帳に追加

半導体領域内に、プレアモルファス工程では、IV族元素のイオン注入、又はヒ素（Ａｓ），リン（Ｐ），ハロゲン元素及び不活性ガス元素のうち少なくともいずれか１つのイオン注入、又は−１０℃よりも低い低温条件でイオン注入を行なってアモルファス領域を形成する。 - 特許庁

To provide a fiber laser device sufficiently practically suitable as e.g. a light source or the like of a projection video display device by efficiently supplying each emission light from a plurality of semiconductor laser elements to an optical fiber and made obtainable a high light output.例文帳に追加

この発明は、複数の半導体レーザ素子からの各出射光を効率的に光ファイバに供給して高い光出力を得ることを可能とし、例えば投射型映像表示装置の光源等として十分に実用に適するファイバレーザ装置を提供することを目的としている。 - 特許庁

ESD protective elements are formed on a silicon substrate from which the single crystal silicon device forming layer and a buried oxide film on the SOI substrate are removed and the scribe region of a semiconductor integrated circuit has such a structure that the single crystal silicon device forming layer and the buried oxide film are removed.例文帳に追加

ＥＳＤ保護素子はＳＯＩ基板上の単結晶シリコンデバイス形成層及び埋め込み酸化膜の除去されたシリコン基板上に形成し、半導体集積回路のスクライブ領域は単結晶シリコンデバイス形成層及び埋め込み酸化膜を除去した構造とした。 - 特許庁

In a three-level inverter control device, second and third voltage commands based on amount being obtained by adding or subtracting the amount of biasing to and from a first voltage command are compared with single carriers, thus generating a PWM signal for first to fourth semiconductor switching elements.例文帳に追加

３レベルインバータの制御装置であって、第１の電圧指令にバイアス量を加減算して得た量に基づく第２、第３の電圧指令をそれぞれ単一の搬送波と比較することにより第１〜第４の半導体スイッチング素子に対するＰＷＭ信号を生成する制御装置に関する。 - 特許庁

An organic metal containing not more than 0.01 ppm of silicon, not more than 10 ppm of oxygen and not more than 0.04 ppm of germanium is then used as a material containing the group III elements to carry out a growth process (S20) for growing the group III-V compound semiconductor on the seed substrate.例文帳に追加

そして、ＩＩＩ族元素を含む原料として０．０１ｐｐｍ以下のシリコンと、１０ｐｐｍ以下の酸素と、０．０４ｐｐｍ未満のゲルマニウムとを含む有機金属を用いて、種基板上にＩＩＩ−Ｖ族化合物半導体を成長させる成長工程（Ｓ２０）を実施する。 - 特許庁

In this nonvolatile semiconductor memory device, a memory string connecting in series a plurality of storage elements MT101 to MT116 that can electrically write and delete the data is connected between the first and second common lines (bit line connected to the memory string and the adjacent bit line).例文帳に追加

電気的にデータの書き込みおよび消去が可能な記憶素子ＭＴ１０１〜ＭＴ１１６が複数個直列に接続されたメモリストリングが、第１および第２の共通線（当該メモリストリングが接続されたビット線と、隣のビット線）の間に接続された不揮発性半導体記憶装置である。 - 特許庁

To provide a cooling air passage structure for a vehicle AC power generator which can avoid an intake of cooling air flow from the rear of the engine to improve the cooling performance of on-vehicle semiconductor elements and can suppress an increase in fluid loss to secure the flow amount of the cooling air flow.例文帳に追加

エンジン後方からの冷却空気流の吸入を回避して搭載半導体素子の冷却性を改善するとともに、流体損失増大を抑止して冷却空気流の流量確保も可能な車両交流発電機の冷却空気流路構造を提供すること。 - 特許庁

To enhance the input efficiency of a laser beam into an optical waveguide in an optical waveguide element which is so composed that the laser beams emitted from respective semiconductor laser elements which are directly connected with respective multi-channel incident ends, are synthesized with a branch optical waveguide and finally emitted from one emitting end.例文帳に追加

マルチチャンネルの入射端のそれぞれに直接結合された半導体レーザ素子から発せられたレーザビームを分岐光導波路で合波して１つの出射端から出射させる構成の光導波路素子において、レーザビームの光導波路への入力効率を高める。 - 特許庁

A design rule check control part 8, measuring part 10 and deciding part 9 of a rule check device 1 obtain the three-dimensional position relation of elements constituting the semiconductor package on the basis of the three-dimensional data and decide whether the obtained position relation is appropriate on the basis of design rule data 4.例文帳に追加

ルールチェック装置１のデザインルールチェック制御部８、計測部１０および判定部９は、その３次元のデータに基づいて半導体パッケージを構成する要素と要素の３次元的な位置関係を求め、求められた位置関係が適切か否かをデザインルールデータ４に基づいて判定する。 - 特許庁

To improve a method of a conventional technique so that a thin brittle flat substrate can be subjected to a process for making and forming semiconductor elements such as solar cells within a desired limit and ought to be protected from breaking and deforming by using an inexpensive means.例文帳に追加

従来の技術のタイプの方法を、薄くて脆い平坦なサブストレートが、所望の範囲で、ソーラセルのような半導体素子を加工及び形成する工程に晒されることができ、安価な方法で破壊及び変形に対する保護が与えられているべきであるように、開発する。 - 特許庁

The fluid sensor is provided with a thin film part 3 formed of a semiconductor substrate 2, a thick part 4 surrounding the same, a heater element 5 formed at the center of the thin film part 3, and ≥3 heater elements 6 which are pattern formed around the heater element 5.例文帳に追加

半導体基板２により形成された薄膜部３と、この薄膜部３の周囲に位置する厚肉部４とを有し、この薄膜部３の中心部にパターン形成された発熱素子５と、この発熱素子５の周囲にパターン形成された３個以上の感熱素子６とを設けた。 - 特許庁

The semiconductor device comprises a first interconnection 31 with a signal transmitted, a plurality of pads 11, 12, 13, and first switching elements 33a, 33b, 33c provided electrically in parallel each other and respectively connecting the pads 11, 12, 13 to the first interconnection 31.例文帳に追加

本発明に係る半導体装置は、信号が伝送される第１の配線３１と、複数のパッド１１，１２，１３と、電気的に互いに並列であり、パッド１１，１２，１３それぞれを第１の配線３１に接続する第１のスイッチング素子３３ａ，３３ｂ，３３ｃとを具備する。 - 特許庁

With regard to layers 11, 12 to be patterned before the layer 12 is formed that contains such interconnections as to exercise a substantial influence on behavior of the semiconductor device 10 if there is a difference between elements in parasitic capacity values depending on positional relationship with other interconnections, these layers are formed by batch exposure.例文帳に追加

他の配線との位置関係によって生じる寄生容量の値に素子間で差があると半導体装置１０の動作に実質的な影響を与えるような配線を含む層１２以前にパターン形成する層１１、１２については一括露光でパターン形成する。 - 特許庁

To form wiring between elements by using carbon nanotube, which, regardless of an ultra fine scale diameter of the order of nanometers (nm), has a structure where its length is not limited and has a very high mechanical strength, and which exhibits either metal or semiconductor electrical conductivity in response to structures and/or diameters.例文帳に追加

直径がナノメータ（ｎｍ）の極微細スケールでありながら、長さは制限を受けない構造を持ち、非常に高い機械的強度を有し、その電気伝導特性は構造や直径に応じて金属的にも半導体的にもなるカーボンナノチューブを用いて微細な素子間の配線を形成する。 - 特許庁

The fuse element 5 is formed by connecting in series two or more sets of fuse units Fu1 to Fu3 connecting in parallel the fuses F1 to F3 consisting of a first conductive lead layer, and resistors R1 to R3 consisting of a second conductive lead layer, and is provided on a semiconductor substrate on which circuit elements are arranged.例文帳に追加

回路素子が設けられた半導体基板上に第１の導電線層からなるヒューズＦ１〜Ｆ３と第２の導電線層からなる抵抗Ｒ１〜Ｒ３とを並列接続した２組以上のヒューズ単位Ｆｕ１〜Ｆｕ３を直列接続してなるヒューズ素子５を設ける。 - 特許庁

In an electromechanical conversion device 10, a plurality of electromechanical conversion elements 2, which include a first electrode 3 and a second electrode 6 that are provided so as to face each other via an insulator 7, are formed on an insulating layer 5 formed on one surface of a semiconductor substrate 1.例文帳に追加

電気機械変換装置１０では、絶縁部７を介して対向する位置に設けられた第１電極３と第２電極６とを含む電気機械変換エレメント２が半導体基板１の一方の面に形成された絶縁層５上に複数形成されている。 - 特許庁

This makes it possible to separate elements without increasing the overall length L1 of the field oxide film 38, increasing the film thickness of the field oxide film 38, or further strengthening the concentration of channel stop ions that are injected in the surface of the semiconductor substrate 36 located under the field oxide film 38.例文帳に追加

このため、フィールド酸化膜３８の全長Ｌ１を長くしたり、フィールド酸化膜３８の膜厚を増加させたり、フィールド酸化膜３８の下にある半導体基板３６の表面に注入するチャンネルストップイオンの濃度をより高くしたりすることなしに、素子分離を行なうことができる。 - 特許庁

When this method is used, the material of the substrate 1 can be selected freely and, accordingly, the manufacturing cost of the memory element can be reduced, because various kinds of semiconductor elements, such as the TFT, etc., constituting the peripheral circuits 21 and 22 can be obtained by only manufacturing necessary portions as TFT substrates.例文帳に追加

この製法により、周辺回路２１，２２を構成するＴＦＴ等の各種半導体素子はＴＦＴ基板として必要な部分のみ作成すればよいため、メモリ素子の基板１として材質を自由選ぶことができ、メモリ素子の製造コストを下げることができる。 - 特許庁

In a power distributer using semiconductor switching elements, input terminals 10I, 10L, output terminals 12A-12J and, further preferably, terminals 30, 32 for a substrate are constituted of metal plates, and arranged on the same plane perpendicular to the plate thickness direction.例文帳に追加

半導体スイッチング素子を用いるパワーディストリビュータにおいて、当該素子に接続される入力端子１０Ｉ，１０Ｌや出力端子１２Ａ〜１２Ｊ、さらに好ましくは基板用端子３０，３２が金属板で構成され、かつ、その板厚方向と直交する同一平面上に配されたもの。 - 特許庁

By constituting this semiconductor device by a circuit pattern 23 provided with a plurality of mounting areas, circuit elements (memory chips 27) respectively fixed to the front and back surfaces of the circuit pattern 23 and insulating resin 30 for sealing the circuit pattern 23 and the memory chips 27, a mounting area is reduced.例文帳に追加

複数の実装領域を有する回路パターン２３と、当該回路パターン２３の表裏面にそれぞれ固着された回路素子（メモリチップ２７）と、前記回路パターン２３及び前記メモリチップ２７を封止する絶縁性樹脂３０とで半導体装置を構成することで、実装面積を低減化する。 - 特許庁

(2) The chalcogenide-based compound semiconductor is obtained by performing sulfidation and/or selenization of a precursor containing (a) Cu, Zn and Sn, and (b) one kind or more than one kind of non-crystalline oxide and/or hydroxide containing any one or more elements selected from Cu, Zn and Sn.例文帳に追加

（２）カルコゲナイト系化合物半導体は、（ａ）Ｃｕ、Ｚｎ及びＳｎを含み、（ｂ）Ｃｕ、Ｚｎ及びＳｎから選ばれるいずれか１以上の元素を含む、１種又は２種以上の非結晶の酸化物及び／又は水酸化物を含む前駆体を硫化及び／又はセレン化することにより得られる。 - 特許庁

A laminate A in which flat semiconductor elements 3 and heatsinks 4 are alternately laminated is disposed between upper and lower pressurizing support plates 8 and 9 along with a spherical washer 6 and a conical spring 7, etc., with both pressurizing support plates 8 and 9 clamped for fastening with an insulating stud bolt 2.例文帳に追加

平型半導体素子３とヒートシンク４を交互に積層して構成した積層体Ａを球面座６、皿ばね７等と共に上部及び下部加圧支持板８、９間に配置し両加圧支持板８、９を絶縁スタッドボルト２で締め付け圧接して平型半導体素子用スタックを構成する。 - 特許庁