「chip process」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The transmissive hard protection layer 70 is formed by treating a transparent photosensitive hard coating material applied on the top surface of the photosensor chip 50 by a photoengraving process and covers the top of the sensing area 54.例文帳に追加

その透光性硬質保護層７０は、フォトセンサチップ５０の頂面に塗布された透明な感光性硬質塗布材を写真製版工程によって処理することから形成され、感知エリア５４上を被覆している。 - 特許庁

A bump electrode is grown with the plating process on the electrode pads 5a, 15a, respectively, formed by the semiconductor chip 11 and the circuit substrate 1 having completed the alignment in order to connect the electrode pads 5a, 15a.例文帳に追加

位置合わせを行った半導体チップ１１と回路基板１とにそれぞれ形成された電極パッド５ａ，１５ａ上にメッキ処理によって突起電極を成長させ、電極パッド５ａ，１５ａ間を接続する。 - 特許庁

To provide a design capable of manufacturing a field-effect transistor which is fine in size and contains a sub-lithography channel length on an SOI wafer or a chip with a high degree of integration through a well-known and fully-developed process.例文帳に追加

サブ・リソグラフィ・チャネル長を含む極めて微細なサイズときわめて高い集積度でＳＯＩウエハまたはチップ上に周知の成熟したプロセスで製造できる電界効果トランジスタ設計を提供すること。 - 特許庁

To integrate a multitude of circuits in one chip without complicating a manufacturing process, in a semiconductor integrated circuit comprising a plurality of circuit blocks having different manufacturing processes such as an analog circuit, a logic circuit, a memory circuit or the like.例文帳に追加

アナログ回路、ロジック回路、メモリ回路等のように製造プロセスが異なる複数の回路ブロックを含む半導体集積回路において、製造プロセスを複雑にすることなく、１つのチップに多くの回路を集積する。 - 特許庁

The system for managing the information comprises a non-contact IC chip 7, which stores a status flag to indicate whether data stored in its embedded memory is successfully updated and a processing number of the process that server 1 executes next.例文帳に追加

非接触ICチップ７には、内蔵するメモリに記憶されている情報の書き換えが成功したのか否かを表す状態フラグと、サーバ１が次に実行する処理を表す処理番号が保持されている。 - 特許庁

To provide a method for the automatic operation of a batch-type digester in a pulp manufacturing process, intended for mitigating the burden on a relevant operator(s) in monitoring, judging and actions during the digestion stage ranging from chip packing to blowing operations.例文帳に追加

パルプ製造における蒸解を行うバッチ式木釜の運転に際するチップ詰めからブローまでの蒸解工程においてオペレータによる監視、判定、処置の負荷を軽減し、バッチ式木釜の自動運転方法を提供する。 - 特許庁

Thereby, the glass insulating film 13 does not erode in the plating process after protective film formation, and the zinc oxide based laminated chip varistor 10 having good insulation can be obtained with good productivity.例文帳に追加

これにより、保護膜形成後の工程であるメッキ工程にて、ガラス絶縁膜１３が浸食される事が無く、良好な絶縁性を有する酸化亜鉛系積層チップバリスタ１０を良好な生産性で得る事ができる。 - 特許庁

Since the leads 8 are fixed to the semiconductor chip 1 with adhesive 3a, the positions of the leads 8 do not fluctuate in a resin sealing process and the fluctuation of input terminal capacitance can be prevented.例文帳に追加

リード８が接着剤３ａによって半導体チップ１に固着されているので、樹脂封止工程においてリード８の位置が変動することがなく、入力端子容量の変動を防止することができる。 - 特許庁

To provide a pattern recognition method capable of accurately detecting the orientation of a lead frame(LF) during a wire bonding process and accurately detecting the orientation of a symmetrical die (semiconductor chip) and provide a clamp therefor.例文帳に追加

ワイヤボンディング工程中、リードフレーム（ＬＦ）のオリエンテーションを正確に検出し、また、対称形のダイ（半導体チップ）のオリエンテーションも正確に検出し得るパターン認識方法及びこのためのクランプを提供する。 - 特許庁

Following the step (b), an electrode pad disposed on the semiconductor chip 6 is connected to the upper surface of the thin wall 19 of each first lead 4a via a metal thin wire 9, thus executing the wire bonding process.例文帳に追加

工程（ｂ）の後、半導体チップ６に備えられた電極パッドと各第１のリード４ａとを金属細線９を介して、薄肉部１９の上面上でそれぞれ接続することで、ワイヤボンディング工程を行う。 - 特許庁

To secure mutual contact of electrodes is an effective process in the case where a semiconductor wafer provided with conductive electrode material provided through a semiconductor chip is processed to result in the condition which allows lamination.例文帳に追加

半導体チップを貫通する導電性電極材料を備えた半導体ウェーハを加工して積層可能な状態とする場合において、効率的な加工により電極同士の接触を確実にする。 - 特許庁

To provide a substrate for DNA chips, its manufacturing method, and a DNA chip manufacturing method using the chips capable of shortening manufacturing time, reducing manufacturing cost, and reliably performing a duplication process.例文帳に追加

製造時間を短縮し、製造コストを低減することができて、さらに複製工程が確実に行われるＤＮＡチップ用の基板、その製造方法、及びそのチップを用いるＤＮＡチップの製造方法を提示すること。 - 特許庁

By the real time measurement and feedback of the photoresist flow length for the chip at the nozzle unit 500, process failure resulting from photoresist flow failure can be prevented beforehand, and the constant discharge of the photoresist can be obtained.例文帳に追加

ノズル部５００のチップのフォトレジストフロー長をリアルタイムで測定してこれをフィードバックすることにより、フォトレジストフロー不良による工程不良を事前に予防でき、フォトレジストを定量吐出することができる。 - 特許庁

To provide a process for preventing a thin-film integrated circuit (IDF chip) from being separated in pieces, when forming the thin-film integrated circuit having a semiconductor film that is 0.2 μm or smaller on a separation layer as an active region.例文帳に追加

剥離層上に０．２μｍ以下の半導体膜を能動領域として有する薄膜集積回路を形成するとき、薄膜集積回路（ＩＤＦチップ）がばらばらに分離しない工程を提供をする。 - 特許庁

A photoreceptor 3 which is one of rotary bodies in the process cartridge, includes an antenna 501 for communicating with a communicating part 503 disposed in the prescribed part of the main body of the image forming apparatus, and an IC chip 502.例文帳に追加

プロセスカートリッジ内の回転体の１つである感光体３は、画像形成装置本体側の所定の位置に備えられた通信部５０３との通信を行うためのアンテナ５０１と、ＩＣチップ５０２とを有する。 - 特許庁

To obtain a laminated chip inductor which obtains an adhesive strength to a printed circuit board more than equivalent to a conventional one having a terminal at an end face, and which can be manufactured by using a conventional laminating process, and to provide a method for manufacturing the same.例文帳に追加

端面に端子を有する従来型と同等以上のプリント基板への接着強度が得られ、従来の積層工程を使用して製造できる積層型チップインダクタとその製造方法を提供する。 - 特許庁

To increase the proportion occupied by polysilicon with respect to the entire chip surface, i.e., its numerical aperture, and prevent the gate electrode of a MOS transistor from thinning in its etching process, to obtain a desired gate electrode width.例文帳に追加

チップ全面に占めるポリシリコンの割合、つまりポリシコンの開口率を上げ、ＭＯＳトランジスタのゲート電極のエッチング工程においてゲート電極の細りを防止して、所望のゲート電極の幅が得られるようにする。 - 特許庁

To provide a thin film magnetic storage device reduced in size and power consumption and equipped with a radio communication facility, and a radio chip, a distribution management system and a manufacturing process management system using the same.例文帳に追加

小型化および低消費電力化が図られ、かつ無線通信機能を備えた薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システムを提供する。 - 特許庁

Thermal expansion due to the sudden heating of the organic substrate 12 is relaxed by making the thermal curing process of an underfill resin 15A filled between the semiconductor chip 10 and the organic substrate 12 a multi-stage heating process heated for a prescribed time at lower temperature T1 than a curing temperature T2 of the underfill resin 15A.例文帳に追加

半導体チップ１０と有機基板１２との間に充填したアンダーフィル樹脂１５Ａの熱硬化工程を、アンダーフィル樹脂１５Ａの硬化温度Ｔ２よりも低い温度Ｔ１で所定時間加熱する多段階の加熱工程とすることにより、有機基板１２の急激な加熱による熱膨張を緩和する。 - 特許庁

To provide a package and its manufacturing method that can manufacture a semiconductor application product having a high reliability and at a low price by eliminating a special process and making a process as simple as possible in a semiconductor package having a protruded electrode which is protruded from a resin protective film covering a semiconductor chip surface.例文帳に追加

半導体チップ表面を覆う樹脂保護膜から突出した突起電極を有する半導体パッケージにおいて、特殊な工程、装置を無くし、工程を可能な限りシンプルにして廉価で信頼性の高い半導体応用製品を製造できるパッケージおよびその製造方法を提供する。 - 特許庁

In step S1, a defect detection processing for extracting the ordinates of a new defect and a detection size by a prescribed process is performed, after a prescribed process by using an area reducing function of an inspection device, and in step S3, existence of a new defect is determined in chip unit by a discrimination condition validating all detected new defects.例文帳に追加

ステップＳ１で、検査装置の面積縮小機能を用いて所定の工程後に所定の工程による新規欠陥の座標及び検出サイズを抽出する欠陥検出処理を行い、ステップＳ３で、検出されたすべての新規欠陥を有効とする識別条件で新規欠陥の有無をチップ単位に判定する。 - 特許庁

To solve the problem that, in a manufacturing process for a semiconductor wafer wherein only an element forming part is made thinner and an initial thickness of a semiconductor substrate is left in the peripheral part, a thick peripheral part remains in a final process, so that a conventional dicing device for dividing a semiconductor chip of the element forming part cannot be used, and that a new equipment investment is required.例文帳に追加

素子形成部のみ薄化し周辺部は初期の半導体基板の厚みを残した半導体ウエハの製造工程においては、最終工程で厚い周辺部が残るため、素子形成部の半導体チップを分割する従来のダイシング装置を用いることができず、新たな設備投資が必要となる。 - 特許庁

To form a connection electrode of a low cost by conducting (1) a process for forming a pattern for rearrangement wiring of a connection electrode on a semiconductor chip, (2) forming a stress-relaxing layer for relaxing stress applied during packaging, and (3) readily forming a connection electrode in a process for forming a connection electrode for carrying out packaging.例文帳に追加

実装を行う接続用電極を形成する工程で、 半導体チップ上に接続用電極を再配置配線するためのパターン形成、 実装時にかかる応力を緩和するための応力緩和層の形成、 接続用電極を形成する工程、を容易に行い低コストの接続用電極を形成する。 - 特許庁

The method includes a process of receiving data indicating the number and arrangement of devices on the board W, and a process of using the data to determine the position of devices following the data reception and using a flip-chip mounting bump processor to carry out bump arrangement specification or bump formation, or both bump arrangement specification and bump formation on the devices.例文帳に追加

この方法は、基板Ｗ上のデバイス数及び配置を示すデータを受け取ることと、受取後に該データを使用してデバイス位置を決定して該デバイスにおけるバンプの配置特定、バンプの形成、または配置特定及び形成を行うようフリップチップ実装用バンプ処理装置を使用すること、とを含む。 - 特許庁

To provide a conductive paste that does not make deformation such as a horn-shape protrusion in the painting drying process and can be painted in a uniform thickness and further does not have breakage of edges in the baking process when it is used for forming an outer electrode of a chip type electronic component such as a laminated ceramic capacitor.例文帳に追加

積層セラミックコンデンサなどのチップ型電子部品の外部電極を形成するのに用いた場合、塗布乾燥工程で角状突起などの変形が生じず、均一な厚みに塗布することが可能であるとともに、焼き付け工程でエッジ切れなどが発生することがない導電性ペーストを提供することにある。 - 特許庁

A laser 23 is irradiated on a substrate 1 where a pattern or a film is formed, and variations among chips of reflected light levels fluctuating by fluctuation of process conditions is obtained in a chip group within a wafer, and this fluctuation is monitored within the wafer or among wafers, and thus control over the process conditions in a semiconductor manufacturing can be achieved.例文帳に追加

パターンあるいは成膜が形成された基板１上にレーザ２３を照射し、プロセス条件の変動により変動する反射光レベルのチップ間でのばらつきをウエハ内のチップ群内で求め、この変動をウエハ内あるいはウエハ間で監視することで半導体製造上のプロセス条件の管理を達成できる。 - 特許庁

The method of manufacturing the memory card has a process of preparing a molding die having an adjustor adjustable in the amount of projection projecting into a cavity, and a process of injecting resin into the cavity while projecting the adjustor into the cavity, to seal a semiconductor chip arranged on a substrate, with the resin.例文帳に追加

メモリカードの製造において、キャビティの中に突出する突出量の調節が可能な調節体を有する成形型を準備する工程と、前記キャビティの中に前記調節体を突出させた状態で前記キャビティの中に樹脂を注入して、基板上に配置された半導体チップを樹脂封止する工程とを有する。 - 特許庁

To provide an organohalogen compound decomposing agent that uses as a raw material iron chip, iron scrap and the like which have not been allowed so far to be used for the purification of groundwater or the like contaminated with an organic compound because its low performance and has high purification performance, to provide a process for producing the decomposing agent, and to provide a purification process using the decomposing agent.例文帳に追加

従来、有機化合物で汚染された地下水等の浄化のためには性能が低く使用できなかった鉄切削片や鉄切削屑等を原料とする、高度な浄化性能を有する有機ハロゲン化合物の分解剤及びその製造方法、並びに該分解剤を用いた浄化方法の提供。 - 特許庁

To obtain a polyester chip which has a small amount of reproduced cyclic dimmers formed in melt molding, a stable process in melt spinning and a small amount of oligomers deposited in weaving and knitting, stably produces a fiber and has excellent properties of quality controls in a dyeing process and to provide a method for producing the same.例文帳に追加

溶融成形時の再生環状ダイマーの生成量が少なく、溶融紡糸時の工程が安定し、また、製編織時のオリゴマー析出量が少なく安定した繊維の生産が出来、更に染色工程での品質管理に優れた性能を有する、ポリエステルチップおよびその製造方法を提供すること。 - 特許庁

The manufacturing method of the microarray chip has a specific biopolymer fixing process for fixing a specific biopolymer on a base material and an organic group removing process for removing the organic group present in the space part between specific biopolymer fixing parts.例文帳に追加

上記目的を達成するために、本発明は、特異性生体高分子を基材上に固定させる特異性生体高分子固定化工程と、 前記特異性生体高分子固定部間のスペース部に存在する有機基を除去する有機基除去工程と を有することを特徴とするマイクロアレイチップの製造方法を提供する。 - 特許庁

In the COC type semiconductor mounted body, each of a first and a second electrode pads 1, 9 of a first semiconductor chip 2 and a second semiconductor chip 10 is disposed after being redesigned for re-wiring in the chip region to constitute each contact pad, and electrode formation at the semiconductor mounting process level is enabled corresponding to the electrode arrangement and number to improve the degree of freedom of the electrode formation.例文帳に追加

ＣＯＣ型の半導体実装体は、第１の半導体チップ２、第２の半導体チップ１０の第１，第２の電極パッド１，９は各々チップ領域内において再配線で引き回されて配置され、各コンタクトパッドを構成したものであり、個々の半導体チップの電極配置、数に対応させて半導体実装工程レベルで電極形成が可能になり、電極形成の自由度を向上させることができるものである。 - 特許庁

This method for manufacturing the toner for electrophotography is the method for obtaining the toner for electrophotography by crashing a chip-like mixture melted and hardened after a mixing process which is obtained by blending at least resin, a pigment and an electric charge control agent, and the micro Vickers hardness of the chip-like mixture is made to be 5 kg/mm^2 characteristically.例文帳に追加

本発明に係る電子写真用トナーの製造方法は、少なくとも樹脂、顔料、電荷制御剤を配合してなる、混練工程後の溶融固化したチップ状混練物を粉砕することにより電子写真用トナーを得る方法であって、前記チップ状混練物のマイクロビッカース硬度を５ｋｇ／ｍｍ^2 以上とすることを特徴とする。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for mounting a semiconductor chip 11 on a lead frame 18, a step for resin sealing 2 the semiconductor chip 11, a step performing alkaline electrolytic degreasing of the lead frame 18 by immersing it into a sodium hydroxide solution, and a step for immersing the lead frame 18 into a mixture solution of sulfuric acid and hydrogen peroxide water.例文帳に追加

半導体チップ１１をリードフレーム１８に搭載する工程と、半導体チップ１１を封止樹脂２により封止する工程と、リードフレーム１８を水酸化ナトリウム溶液に浸漬してアルカリ電解脱脂する工程と、硫酸および過酸化水素水が混合した溶液に、リードフレーム１８を浸漬する工程とを含むものである。 - 特許庁

In the bump forming for forming the bump on the electrode 3a of a wafer type chip 3, the chips 3 of the semiconductor wafer 2 are bound to define a block B becoming a unit operating division in the bump forming process, and set the recognition mark 3b of a chip 3 at a predetermined position in each blocks as a block recognition point 3b(B).例文帳に追加

ウェハ状のチップ３の電極３ａにバンプを形成するバンプ形成において、半導体ウェハ２のチップ３を括ってバンプ形成工程における単位作業区画となるブロックＢを定義し、各ブロック毎に所定位置にあるチップ３の認識マーク３ｂをブロック位置検出用のブロック認識点３ｂ（Ｂ）として設定する。 - 特許庁

A thick film conductor 102 for wiring on the ceramic board 101, a thick film conductor 106 for gold wire bonding on the ceramic board, and a thick film conductor 109 for mounting an electronic component such as a chip resistor or a chip capacitor or the like are configured at different portions in the same layer made of a silver-platinum conductor and they are formed by one screen printing and baking process.例文帳に追加

セラミック基板１０１上の配線用の厚膜導体１０２と、セラミック基板上の金ワイヤボンディング用の厚膜導体１０６と、チップ抵抗やチップコンデンサなどの電子部品を搭載するための厚膜導体１０９を同じ一層の銀−白金導体の異なる部分で構成し、これらを１回のスクリーン印刷、焼成により形成する。 - 特許庁

To provide a semiconductor device that reduces the required time for the entire manufacturing process, prevents damages generated by the packaging due to the thinning of a semiconductor chip, can easily cope with miniaturization and thinning of the device in the packaging of the semiconductor chip, and can reduce the manufacturing cost, and to provide a manufacturing method of the semiconductor device.例文帳に追加

全体の製造工程の必要時間を短縮するとともに、半導体チップの薄型化によりその実装までに発生していた破損を防止し、かつ半導体チップのパッケージングにおいて装置の小型化および薄型化に容易に適応させることができ、製造コストを低減することができる半導体装置およびその製造方法を提供する。 - 特許庁

In the argon-hydrogen plasma process for use in the fabrication of the flip-chip, pressure in a chamber is kept within the range of from 250 to 270 mtorr, and mixed gas of argon and 10 to 20 % hydrogen is supplied with an output of 100 to 200 W into the chamber to produce plasma, and further the flip-chip is exposed to the plasma for 30 to 120 sec.例文帳に追加

フリップチップの製造に用いられるアルゴン−水素プラズマ工程は、チャンバーの圧力を２５０〜２７０ｍｔｏｒｒの範囲に維持し、このチャンバーにアルゴンと１０〜２０％水素の混合気体を１００〜２００Ｗの出力で提供してプラズマを発生させ、フリップチップを３０〜１２０秒間前記プラズマに露出させる。 - 特許庁

To provide a surface-mounted type light-emitting diode, in which generation of crack of thermosetting resin and generation of open failure to a lead frame of an LED chip are prevented, by improving a thermal curing process of the thermosetting resin when at least the LED chip is sealed with the thermosetting resin, having light transmission property, and to provide a method for manufacturing the light-emitting diode.例文帳に追加

透光性のある熱硬化性樹脂による少なくともＬＥＤチップの封止にあたり、当該熱硬化性樹脂の熱硬化過程に工夫を凝らし、当該熱硬化性樹脂のクラックやＬＥＤチップのリードフレームとの間のオープン不良の発生を未然に防止するようにした表面実装型発光ダイオード及びその製造方法を提供する。 - 特許庁

Further, the flip-chip IC is fabricated by a process for adjusting the position relation between the IC wafer and the printing mask, according to the position deviation amount between the apertures and the barrier metal layers in each IC chip area, recognized by each adjustment mark, when positioning to the IC wafer a printing mask having a plurality of apertures corresponding to the barrier metal layers.例文帳に追加

またかかるＩＣウエハに対してバリアメタル層に対応した複数の開口を有する印刷マスクを位置合わせする際、各調整マークによって認識される各ＩＣチップ領域でのバリアメタル層と開口との位置ずれ量に基づいてＩＣウエハと印刷マスクとの位置関係を調整する工程を経てフリップチップ型ＩＣを製造する。 - 特許庁

The solder fill is the compound material having an underfill material, used as a filling material between the semiconductor chip and the substrate in a semiconductor package manufacturing process, and a solder bump material made so as to have a column shape in the underfill material and coincide with the pad configuration of the semiconductor chip while having the same height as the underfill material.例文帳に追加

ソルダフィルは半導体パッケージ製造工程の半導体チップと基板のとの間の充填材料として使用されるアンダフィル素材と、前記アンダフィル素材の内部で前記半導体チップのパッド形状と一致するように柱形で作られ、前記アンダフィル材質と同一の高さを有するソルダバンプ素材を具備することを特徴とする複合体である。 - 特許庁

To provide a defect detector suitable for detecting a defect, such as a void on the bonded interface of transparent substrates composed of a compound semiconductor, which are bonded directly, and a defect detection system capable of surely removing the defect portion in a chip appearance inspection after chip process completion and a defect detection method.例文帳に追加

直接接合により貼り合わされた化合物半導体からなる透明基板の貼り合わせ界面のボイド等の欠陥を検出するのに好適な欠陥検出装置、更にチッププロセス終了後のチップ外観検査において該不良部を確実に取り除くことができる欠陥検出システムおよび欠陥検出方法を提供する。 - 特許庁

To improve quality by determining the quality in a card base sheet state that a plurality of inlets are aligned and arranged in a card manufacturing intermediate process including a connection defect between an IC chip and an antenna, the mixing of a defective IC chip, and a defect of an antenna sec tion such as severance of wire even when the makers and types of the IC chips mounted for manufacturing a card differ.例文帳に追加

カードの製造で実装されるＩＣチップのメーカ、型式が異なる場合でも、ＩＣチップとアンテナとの接続不良、不良ＩＣチップの混入、断線等のアンテナ部の不良、などをカード製造中間工程であるインレットが複数整列配置されたカード基材シート状態で良否判定できるようにし、品質を向上させる。 - 特許庁

To provide a chip collection apparatus to collect chips generated from a chip outlet during a milling process by covering the periphery of a cutter by a casing: the apparatus being employed into a small and high-speed type milling machine by mitigating use regulation in weight, easing cutter replacement, and improving readiness to clean the inside and outside of the casing.例文帳に追加

フライス加工においてカッタの外周をケーシングで覆い、加工により発生した切屑を切屑排出口から回収する切屑回収装置を、重量面での使用規制を緩和して小型、高速の加工機に採用可能となし、併せて、カッタ交換やケーシング内外の清掃などに関する対応性も良くすることを課題としている。 - 特許庁

A pressure applying unit body is constituted so as to be installed in a duct for ventilating and guiding heated air or normal temperature air generated from the gas injection device to quicken the heat exchange of the pressure impressing unit body including a substrate, the IC chip and an adhesive by the forced heating and the forced air cooling, whereby the heating process upon connecting the IC chip can be shortened.例文帳に追加

圧力印加部本体を、気体噴射装置から発生される加熱空気または常温空気を送風案内するダクト内に設置する構成とし、強制加熱と強制空冷することで基板、ＩＣチップ、接着剤も含めて圧力印加部本体の熱交換を速め、ＩＣチップ接続時の加熱工程を短縮することが可能となる。 - 特許庁

To prepare an efficient and highly accurate floor plan, with which it is not necessary to execute floor planning again because of trouble in detailed location of circuit blocks and detailed wiring between circuit blocks in a post- process, by preparing the floor plan of an entire chip by successively preparing partial floor plans with the area of one part on the chip as an object.例文帳に追加

チップ上の一部の領域を対象としたフロアプランである部分フロアプランを順次作成しチップ全体のフロアプランを作成することにより、後工程での回路ブロックの詳細配置及び回路ブロック間の詳細配線が不具合で、再度フロアプランをやり直すことの無い効率的かつ精度が高いフロアプランを作成する。 - 特許庁