「delay between」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

The light processing module includes the spectral element, a light modulator with a liquid crystal display panel for making a light beam separated by the spectral element incident, the wavelength plate provided between the spectral element and the light modulator and having a phase leading axis and a phase delay axis and a dust protection means in which a dust protection chamber is formed in cooperation with the light modulator and the wavelength plate.例文帳に追加

光処理モジュールは、分光素子と、分光素子により分離された光を入射する液晶パネルを有する光変調素子と、分光素子と光変調素子との間に設けられ、進相軸と遅相軸とを有する波長板と、光変調素子と波長板と協働して塵除け室が形成される塵除け手段とをそなえる。 - 特許庁

To surely deliver a material specified in a house design to a construction site according to a request of construction schedule, and to eliminate a mismatch between the material delivered to the construction site and the specified material in various terms such as a part number mismatch, a size mismatch and a construction schedule mismatch, thereby preventing troubles on the site and delay in the construction schedule.例文帳に追加

住宅設計によって指定された資材が、建築工期の要求に従って、建築現場に確実に納入されるようにして、建築現場に納入された資材と指定資材との間で、品番違い、サイズ違い、色違い、工期違いなど、様々な点での不一致を生ずることがなく、現場でのトラブルや工期の遅れをなくすこと。 - 特許庁

The electromagnetic transponder reader has a sensor on an oscillation circuit of a parameter which is a function of a load of the transponder, a phase demodulator and an amplitude demodulator which are parallel functionally at least for receiving a signal from the sensor, an adder for the results of the demodulators, and a delay element serially connected with one demodulator for compensating a propagation time difference between the both.例文帳に追加

トランスポンダの負荷の関数である変数の発振回路の上でのセンサと、少なくとも機能的に並列で前記センサからの信号を受ける位相復調器及び振幅復調器と、各復調器の結果の加算器と、一方の復調器と直列に接続されて両者の伝搬時間差を補償する遅延素子とを有する。 - 特許庁

High frequency reflected power detection means 13a and 13b and a control signal generator 14 are provided between the high frequency power sources and matching boxes, and a fundamental control signal is outputted from the control signal generator to the high frequency power sources, and an external control signal is outputted to the matching boxes and high frequency reflected power detection means with delay of a prescribed time.例文帳に追加

高周波電源とマッチングボックスとの間に高周波反射電力検知手段１３ａ、１３ｂと制御信号発生器１４を設け、制御信号発生器から、高周波電源に対し基本制御信号を出力し、マッチングボックスと高周波反射電力検知手段に所定時間の遅れをもって外部制御信号を出力する。 - 特許庁

Moreover, the SSC controller 18 controls an amount of the whole phase shift given to the phase shift signal C-PS output from the phase interpolator 15 in one period of a return clock signal C_FB so that a difference between the amount of the whole phase shift and an amount of the whole phase shift in a just-before period is always not larfer than an amount of a fundamental delay Δ.例文帳に追加

さらに、ＳＳＣコントローラ１８は、帰還クロック信号Ｃ＿ＦＢの一周期内において位相補間器１５より出力される位相シフト信号Ｃ＿ＰＳに与える総位相シフト量を、当該総位相シフト量と直前の一周期における総位相シフト量との差分が常に基本遅延量Δ以下となるよう制御する。 - 特許庁

To provide unlocking operation quickly and prevent the locking member of a first or second control mechanism from being caught between a housing member and a rotor member due to the relative rotation of the housing member and the rotor member even during high response phase control caused by the relative delay of the relative rotation of the housing member and the rotor member in relation to unlocking operation when starting an internal combustion engine.例文帳に追加

内燃機関の始動時において、アンロック作動が迅速に得られるとともに、ハウジング部材とロータ部材の相対回転がアンロック作動に対して相対的に遅くなり、高応答の位相制御時にも、ハウジング部材とロータ部材の相対回転によって第１制御機構または第２制御機構のロック部材が挟まれないようにすること。 - 特許庁

The signal delay means is connected between devices with communication functions respectively and the bus use permission signal is given to the device with communication function one by one.例文帳に追加

通信機能付きデバイスに対し、通信バスの使用を許可するバス使用許可信号を出力するバス使用許可信号発生手段と、バス使用許可信号を受け、所定の遅延時間遅延させて出力する信号遅延手段とを設け、信号遅延手段を通信機能付きデバイス間にそれぞれ接続し、バス使用許可信号を順次通信機能付きデバイスに与えるようにした。 - 特許庁

A NOR circuit 6 NORs signals outputted from the comparator 4 and the pulse generating circuit 5 and a pulse generating circuit 7 outputs a pulse synchronously with the NORed signal and of which pulse width is wider than a delay time between a pulse given to the input terminal 2 and a pulse outputted from the output terminal 9.例文帳に追加

コンパレータ４及びパルス発生回路５より出力された信号をＮＯＲ回路６で論理演算した後、この論理演算された信号に同期し、且つ、そのパルス幅が、入力端子２に入力されたパルスと出力端子９より出力されるパルスの遅延時間より長いパルスを、パルス発生回路７より出力する。 - 特許庁

A desirable auditory sense cue is produced at the ear of a listener by operating the relative level and/or relative time delay of the reproduced signal to approximate the cue which may exist at the ear of the listener with a lower frequency about the virtual signal position moved to between physical sound sources in a pair.例文帳に追加

本発明による手法では、物理的音源のペアの間に移動させられた仮想信号位置について、より低い周波数で聴取者の耳のところに存在するであろうキューを近似する再生される信号の相対レベルおよび/または相対時間遅延を操作することにより、聴取者の耳のところに所望の聴覚キューを生成する。 - 特許庁

The wasted time measuring part 10 includes any one or more of a conference interruption time measuring part 11 for measuring interrupted time of the conference, a conference delay time measuring part 12 for measuring a difference between scheduled conference start time and actual scheduled conference start time, and a silent time measuring part 13 for measuring silent time in which no conference attendee speaks.例文帳に追加

無駄時間測定部１０は、会議の中断した時間を測定する会議中断時間測定部１１と、会議開始予定時刻と実際の会議開始予定時刻との差を測定する会議遅延時間測定部１２と、会議出席者の発言のない無音時間を測定する無音時間測定部１３と、のいずれか１つ以上を有する。 - 特許庁

An equalizer has a structure where delay units 290, 291, and 292 for timing alignment to enable parallel processing are provided between four biquad filters 210, 230, 250, and 270, which configure a filter processing part 200 having an equalizing function, thereby allowing parallel processing for filtering operation of the biquad filters 210, 230, 250, and 270.例文帳に追加

イコライジング機能を有するフィルタ処理部２００を構成する４個のバイクワッドフィルタ２１０、２３０、２５０、２７０におけるフィルタ間に、並列処理可能にするタイミング合わせのための遅延器２９０、２９１、２９２を設けた構成としたので、各バイクワッドフィルタ２１０、２３０、２５０、２７０のフィルタリング演算を並列処理することができる。 - 特許庁

The drive control device includes a phase command calculation unit 130 for determining a phase command which is a lead angle/delay angle of a phase to be corrected by performing a torque feedback calculation based on a deviation between a torque command value to the three-phase AC motor M and an actual torque value of the three-phase AC motor M and for sequentially storing and updating the determined phase command.例文帳に追加

三相交流モータＭに対するトルク指令値と三相交流モータＭの実際のトルク値との偏差に基づくトルクフィードバック演算を行って補正すべき位相の進角量／遅角量である位相指令を求めるとともに、この求めた位相指令を逐次記憶更新する位相指令演算部１３０を設ける。 - 特許庁

Time synchronization according to the present techniques includes determining an asymmetry in a propagation delay on the communication link 110 used by a first device 100 and a second device 102 to exchange timing information and incorporating the asymmetry into a determination of a clock offset between the first device 100 and the second devices 102.例文帳に追加

本技法による時間同期化は、タイミング情報を交換するために第１の装置１００及び第２の装置１０２によって使用される通信リンク１１０上の伝播遅延における非対称性を求めることと、この非対称性を、第１の装置１００と第２の装置１０２との間のクロックオフセットの決定に取り入れることと、を含む。 - 特許庁

When the rescue process is carried out, after the process data concerning the rescue process are transmitted to the side of elevator in a delay process with a timer 24, the direct call between the elevator and the monitor center is surely enabled and a car operation control part 20 starts rescuing while carrying out the guidance of the rescue process from the side of the monitoring center 14.例文帳に追加

そして、救出処理を行う場合、タイマ２４による遅延処理により、救出処理に関する処理データをエレベータ側に送信した後、エレベータと監視センタ間の直接通話が可能にすることを確実に行なった上で、監視センタ１４側からの救出処理の案内を行いながら運行制御部２０が救出を開始する。 - 特許庁

In the case of performing the radio communication by using the secret key, a signal for measurement is first transmitted from the respective radio stations 1, 2 to the other radio stations 2, 1, the signal for measurement which is transmitted from the other party and changed by the radio wave propagation path characteristics between the radio stations is received and time series of a delay profile is measured.例文帳に追加

秘密鍵を用いて無線通信する場合、まず、それぞれの無線局１、２から他の無線局２、１に測定用信号を送信するとともに、相手方から送信された測定用信号であって無線局間の電波伝搬路特性によって変化した測定用信号を受信し、遅延プロファイルの時系列を測定する。 - 特許庁

To provide a wiring board structure realizing an inexpensive wiring board in which a limit of a degree of freedom on a wiring pattern due to a ground pattern is eliminated, crosstalk noise between adjacent wirings is prevented, a setting value of a characteristic impedance can be adjusted, timing deviation due to delay of a signal is prevented, and wiring density can be improved without giving multiple layers.例文帳に追加

グランドパターンに起因する配線パターンの自由度の制限をなくし、近接した配線間のクロストークノイズを防止し、特性インピーダンスの設定値の調整が可能で、信号の遅延によるタイミングずれを防止した、また、多層化させずに配線密度を向上させる廉価な配線基板を可能とする配線基板構造を提供すること。 - 特許庁

A synchronizing device for synchronizing an input signal and a clock signal includes sample means 102 and 103 for sampling the input signal at the first and second sample timing of a predetermined interval, and delay control means 112 for shifting both the first and second sample timing at a synchronous leading-in time and for narrowing the interval between the first and second sample timing at a synchronous following time.例文帳に追加

入力信号とクロック信号を同期させる同期装置は、入力信号を、所定の間隔の第１と第２のサンプルタイミングでサンプルするサンプル手段１０２，１０３と、同期引き込み時に、第１と第２のサンプルタイミングをともにずらし、同期追従時に、第１と第２のサンプルタイミングの間隔を狭める遅延制御手段１１２とを備える。 - 特許庁

To reduce a peak detection range in performing rake reception and reduce a memory usage amount and reception signal processing time in a base station on a communication terminal device, by decreasing a path delay difference in transmission/reception signal between sectors compared to a conventional technique in the base station for performing transmission/reception with the communication terminal device via a plurality of sector antennas separated from each other.例文帳に追加

互いに離れた複数のセクタアンテナを介して通信端末装置と送受信を行う基地局において、セクタ間の送受信信号のパス遅延差を従来より小さくすることにより、レイク受信する際のピーク検出範囲を低減し、基地局や通信端末装置でのメモリ使用量や受信信号処理時間を低減する。 - 特許庁

The method of this invention includes a step a) where a delay of a plurality of packets including at least one each of packets stored in a plurality of queues is calculated, and a step b) where an optional packet is selected for the transmission among a plurality of the packets on the basis of comparison between the delays that are at least partially calculated and weighted.例文帳に追加

本発明の方法は、 ａ）複数の待ち行列のうちのそれぞれからの少なくとも１つのパケットを含む複数のパケットに関する遅延量を計算するステップと、ｂ）少なくとも部分的に計算され、重み付けされた遅延量の比較に基づいて、送信用に上記複数のパケットのうちの任意の１つを選択するステップとからなる。 - 特許庁

To obtain a network transmission apparatus capable of speeding up data transmission by its installation on a communication path between terminals which perform communication by a communications protocol for performing connection management by three-way handshakes, when the communication path comprises a section where transmission delay is large, capable of utilizing memory resources effectively, and hard to be influenced by DoS attacks.例文帳に追加

３ウェイハンドシェイクによりコネクションを管理する通信プロトコルによって通信を行う端末間の通信経路に伝送遅延の大きい区間を含む場合に、その通信経路上に設置してデータ伝送を高速化し、メモリリソースを有効利用し、またＤｏＳ攻撃の影響を受けにくいネットワーク伝送装置を得ることを目的とする。 - 特許庁

A managing server 7 collects information about the packets flowing in the segments from the recording servers 4, 5, 6, and calculates the times (network transmission delay times) taken for flowing the packets between the user segment 2 and the AP server A segment 12 or the AP server B segment 22 with respect to the transmission packets, reception packets and every connection address segment.例文帳に追加

管理サーバ７は、各セグメントを流れるパケットに関する情報を記録サーバ４，５，６から収集し、各パケットがユーザ側セグメント２とＡＰサーバＡ側セグメント１２またはＡＰサーバＢ側セグメント２２間を流れるのに要した時間（ネットワーク伝送遅延時間）を送信パケット、受信パケット、および接続先セグメント毎に個別に算出する。 - 特許庁

The development period of a data processing device (8) is shortened by allowing phase difference between the first clock signal and the second clock signal to be changeable by changing setting contents of the setting means of the delay time, and by dispensing with reflecting information on phase design in a total system including a peripheral circuit to design of hardware of an external device.例文帳に追加

上記遅延時間設定手段の設定内容の変更により、上記第１クロック信号と上記第２クロック信号との位相差の変更可能とし、周辺回路を含むトータルシステムでの位相設計情報を外部デバイスのハードウェア設計に反映させることを不要とすることで、データ処理装置（８）の開発期間の短縮を図る。 - 特許庁

A method of generating a simulation model is provided, comprising a step (S108) of generating a net list containing circuit information of an electronic circuit using the functional block and a step (S109) of deleting the circuit information based on the net list and generating the gate simulation model for carrying out a timing simulation including logic information and delay information between input/output of the functional block.例文帳に追加

機能ブロックを用いた電子回路の回路情報を含むネットリストを生成するステップ（Ｓ１０８））と、ネットリストを基に回路情報を削除し、機能ブロックの入出力間の論理情報及び遅延情報を含むタイミング検証を行うためのゲートシミュレーションモデルを生成するステップ（Ｓ１０９）とを有するシミュレーションモデル生成方法が提供される。 - 特許庁

A variable capacitor 105 is provided parallelly with the ground from a series of capacitors 201 connecting dielectric coaxial resonators 102 by providing the capacitor 105 parallelly with the ground from between the series of capacitors 201 connecting the resonators 102, and a group delay time can continuously be varied by making the capacitor 105 varied.例文帳に追加

誘電体同軸共振器１０２を結合させる直列のキャパシタ２０１間からアースに並列に可変キャパシタ１０５を設けることで、誘電体同軸共振器１０２を結合させる直列のキャパシタ２０１からアースに並列に可変キャパシタ１０５を設け、このキャパシタ１０５を可変させることにより、群遅延時間を連続的に可変させることができる。 - 特許庁

A second load connected to the power supply in common with a first load through the switch can be operated after stopping of the first load without performing any communication between Electronic Control Units by setting an off-delay ranging from the formation of the interception condition to the shut-off of the switch by Electronic Control Unit for controlling the first load and the switch (S120).例文帳に追加

第１の負荷および開閉器を制御するＥＣＵによって上記遮断条件成立から開閉器を遮断するまでのオフディレイを設定することにより（Ｓ１２０）、ＥＣＵ間で通信を行なうことなく、開閉器を介して第１の負荷と共通の電源に接続された第２の負荷を、第１の負荷の停止後に動作させることができる。 - 特許庁

A time measurement system for measuring the delay between first and second signals has a means for detecting a point in time of an up intersection, where a first signal crosses a specific level (preferably it essentially differs from an average level) with positive inclination and a point in time of a down intersection, where the first signal crosses the specific level with the negative inclination.例文帳に追加

第１の信号と第２の信号との間の遅延を測定する時間測定システムは、第１の信号が正の傾きで所定レベル(好ましくは平均レベルと実質的に異なる)と交差するアップ交差の時点と第１の信号が負の傾きで所定レベルと交差するダウン交差の時点とを検出する手段を有する。 - 特許庁

A transmission mode determination circuit 108 estimates the communication quality of the data stream at the time of communication from a coding method and communication quality of the data stream from a transmission coding method determination circuit 107, a channel temporal variation characteristic from the time variation evaluation circuit 110, and a delay time between the time of channel estimation and the time of transmission to determine the transmission mode.例文帳に追加

送信モード決定回路１０８は、送信符号化法決定回路１０７からの符号化方法とデータストリームの通信品質、時間変動判定回路１１０からのチャネル時変動特性、チャネルの推定を行った時間から送信を行うまでの遅延時間から、通信時のデータストリームの通信品質を推定し、送信モードを決定する。 - 特許庁

In a memory system of an overlaid system, respective memory cell array is activated independently of the other memory cell array, further, the memory cell array is activated and delay of readout speed by reset pre- charge is not caused by keeping an activation state of respective memory cell arrays at the time of readout between different memory cell arrays.例文帳に追加

オーバーレイド方式のメモリシステムにおいて、それぞれのメモリセルアレイを他のメモリセルアレイとは無関係に活性化し、さらに、それぞれのメモリセルアレイの活性化状態を維持させることにより、異なるメモリセルアレイ間での読み出し時に、メモリセルアレイの活性化、リセット・プリチャージによる読み出し速度の遅延を生じないメモリシステムを提供するものである。 - 特許庁

A clustering unit 42 obtains a distance between a local motion vector LMV obtained per block of a predetermined size and a representative motion vector for each of clusters stored in a delay buffer 44, classifies the local motion vector LMV as a cluster to which the motion vector having the shortest distance belongs, and outputs the information of the classified clusters and the local motion vectors LMV.例文帳に追加

クラスタリング部４２は、所定のサイズのブロック単位で求められるローカル動きベクトルLMVと、遅延バッファ４４に格納されている複数のクラスタ毎の代表となる動きベクトルとの距離を求め、距離が最小となる動きベクトルの属するクラスタに、ローカル動きベクトルLMVを分類し、分類したクラスタの情報とローカル動きベクトルLMVとを出力する。 - 特許庁

The first semiconductor memory and the second semiconductor memory of the multichip package have circuits to ensure matching of signal delay between a pad into which respective clock signals are inputted, a pad into which a reverse clock signal is inputted, a pad from which data enable signals are outputted, and a pad from which data signals are outputted, and their respective periphery circuits.例文帳に追加

本発明のマルチチップパッケージの第１の半導体メモリ及び第２の半導体メモリにおいては、それぞれのクロック信号が入力されるパッド、反転クロック信号が入力されるパッド、データイネーブル信号が出力されるパッド、データ信号が出力されるパッドとそれぞれの周辺回路との間に信号遅延の整合を保証する回路を有している。 - 特許庁

The contactless signal transmission reception circuit utilizing electromagnetic coupling between coils of a transmission circuit A and the reception circuit B, is provided with delay circuits 207, 208 placed at an input of N-MOS switches 203, 204 of the reception circuit B in order to prevent malfunction of the contactless signal transmission reception circuit due to a switching noise of the N-MOS switches 203, 204.例文帳に追加

送信回路Ａと受信回路Ｂとのコイルの電磁結合による非接触の信号送受信回路において、信号受信中に前記受信回路ＢのＮ−ＭＯＳスイッチ２０３，２０４が切り換わることで発生するノイズによって誤動作しないように、前記Ｎ−ＭＯＳスイッチ２０３，２０４の入力側に遅延回路２０７、２０８を設ける。 - 特許庁

In the memory system of the overlaid system, respective memory cell arrays are activated independently of the other memory cell arrays, and activation states of respective memory cell arrays are kept, thereby preventing the occurrence of delay of read-out speed caused by activation of the memory cell array at the time of read-out between different memory cell arrays.例文帳に追加

オーバーレイド方式のメモリシステムにおいて、それぞれのメモリセルアレイを他のメモリセルアレイとは無関係に活性化し、さらに、それぞれのメモリセルアレイの活性化状態を維持させることにより、異なるメモリセルアレイ間での読み出し時に、メモリセルアレイの活性化、リセット・プリチャージによる読み出し速度の遅延を生じないメモリシステムを提供するものである。 - 特許庁

To solve the following problem: a conventional signal transmission device, which soft-switches a main switch Sm to an on state by controlling a delay time of the switching timing to the on state from the reference timing, has low controllablity of soft switching due to a variation between a switching command of the main switch Sm to an on state and switching of an actual switching state.例文帳に追加

メインスイッチＳｍのオン状態への切り替えタイミングが基準タイミングに対して有する遅延時間の制御によってオン状態への切り替えがソフトスイッチングとされるものにあって、メインスイッチＳｍに対するオン状態への切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによってソフトスイッチングの制御性が低下すること。 - 特許庁

To provide a wiring substrate suppressing occurrence of tensile stress and compressive stress of an insulating film layer formed on a substrate and reducing the stress even if it occurs, and suppressing wiring delay by reducing parasite capacitance generated between wiring lines, and also to provide an electrooptical apparatus and an electronic equipment using the same.例文帳に追加

基板上に形成した絶縁膜層の引張り応力および圧縮応力の発生を抑制し、仮に応力が発生してもそれを低減することのできる配線基板、且つ配線間に発生する寄生容量を低減し配線遅延を抑制する基板、それを用いた電気光学装置及び電子機器を提供することを課題とする。 - 特許庁

On estimating a state of at least one of occurrences of fading and radio wave propagation delay lasting for not shorter than a predetermined time in between a radio terminal, a radio base station 1 allocates a down time slot and an up time slot as free time slots to a radio terminal in addition to a down time slot and an up time slot having been already allocated.例文帳に追加

無線基地局１は、無線端末との間が、フェージングの発生、及び、所定時間以上の電波伝搬遅延の発生の少なくとも何れかの状態であることを推定した場合、無線端末に対して、既に割り当て済みの下りタイムスロット及び上りタイムスロットに加えて、空きタイムスロットである下りタイムスロット及び上りタイムスロットを割り当てる。 - 特許庁

To obtain a differential driver circuit which outputs a high-quality differential signal with a short rise time and a short fall time by generating positive- and negative-phase signals with substantially little delay difference, and inputting them to a differential driver without causing the difference between amplitudes of differential output signals and without depending on the frequency of a signal to be transmitted.例文帳に追加

遅延差のほとんどない正相及び負相の信号をそれぞれ生成し、該各信号を差動ドライバに入力させることで、伝送させる信号の周波数に依存せず、差動出力信号の振幅に差異を生じさせることなく、また、立ち上がり時間、立ち下がり時間の小さい、品質のよい差動信号を出力する差動ドライバ回路を得る。 - 特許庁

The optical anisotropic layer is formed of the liquid crystal compound on a transparent base having a length direction, the retardation value of the optical anisotropic layer at a measurement wavelength of a 550 nm is adjusted to 180 to 240 nm, and the angle between a phase delay axis in a plane of the optical anisotropic layer and the length direction of the transparent base is set to 75 or 15°.例文帳に追加

長手方向を有する透明支持体上に、液晶性化合物から光学異方性層を形成し、光学異方性層の測定波長５５０ｎｍにおけるレターデーション値を１８０乃至２４０ｎｍに調整し、光学異方性層の面内の遅相軸と透明支持体の長手方向との角度を実質的に７５゜または１５゜にする。 - 特許庁

A mapping function of a one dimensional discrete-time dynamical system is synthesized by the nonlinear resistance circuit using floating gate MSFETS, as a relation between its terminal voltage and terminal current, and the terminal current value is successively fed back to the terminal voltage by a sampling and holding circuit for realizing a time delay, and thus discrete-time one dimensional mapping is realized.例文帳に追加

フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路により、その端子電圧と端子電流の関係として離散時間一次元力学系の写像関数を合成し、端子電流値を時間遅れを実現するサンプルアンドホールド回路により、端子電圧へと逐次帰還することにより、離散時間一次元写像を実現する。 - 特許庁

To provide a serial data transferring method which transfers serial data bidirectionally at a high speed and synchronously between two LSIs with use of only one pin per LSI and always in fixed cycles from data input to output, even if the path delay of a serial path varies in a plurality of cycles, thereby ensuring the determinisum on the entire system.例文帳に追加

２ＬＳＩ間のシリアルデータ転送をＬＳＩ当たり１ピンしか使用せずに、双方向のデータ転送を高速かつ同期的に行うことができ、さらにシリアルパスのパスディレイが複数サイクルであっても、データの入力から出力までを常に一定のサイクルで行うことでシステム全体のデータミニズムを保証できるシリアルデータ転送方法を提供する。 - 特許庁

On the other hand, upon the receipt of the data transmitted from the transmitter, the receiver acquires the received time by using its own internal clock whose time has already been matched and calculates a time difference between the received time and the transmission time represented by the time data attached to the received data to measure a delay in the downlink direction in the communication network.例文帳に追加

一方、受信装置は、送信装置から送信されたデータを受信した場合に、その受信時刻を上記時刻合わせ済みの内部時計を用いて取得するとともに、その受信時刻とそのデータに付加されている時刻データの表す送信時刻との時間差を算出して上記通信網における下り方向の遅延を計測する。 - 特許庁

This delay filter 10 has an input terminal 12, an output terminal 14 and a plurality of λ/4 resonators (a first resonator 16A to a fourth resonator 16D) electrically connected between the input terminal 12 and the output terminal 14 and includes a bandpass filter 18 in which capacity coupling is performed among the first resonator 16A and the fourth resonator 16D.例文帳に追加

遅延フィルタ１０は、入力端子１２と、出力端子１４と、これら入力端子１２及び出力端子１４間に電気的に接続された複数のλ／４共振器（第１共振器１６Ａ〜第４共振器１６Ｄ）を有し、第１共振器１６Ａ〜第４共振器１６Ｄ間が容量結合されたバンドパスフィルタ１８を具備する。 - 特許庁

In the ATM-PON system 6 which is arranged between the user 8 and a network 7 and connects a plurality of ONT 1 storing the user to OLT 2 via a star coupler 3, a shaper 5 removing the cell delay fluctuation of a cell received from the user is arranged before a UPC circuit 4 checking whether a transmission band from the user exceeds a contract band or not.例文帳に追加

ユーザ８とネットワーク７との間に配置されて、ユーザを収容した複数のＯＮＴ１をスターカプラ３を介してＯＬＴ２に接続したＡＴＭ−ＰＯＮシステム６において、ユーザから受けたセルのセル遅延ゆらぎを除去するシェーパ５を、ユーザからの送信帯域が契約帯域を超過していないかを監視するＵＰＣ回路４の前に配置した。 - 特許庁

In a memory system of an overlaid system, respective memory cell arrays are activated independently of other memory cell arrays, further, delay of read-out speed by activation of a memory cell array and reset/pre- charge is not caused at the time of read-out between different memory cell arrays by keeping an activation state of respective memory cell arrays.例文帳に追加

オーバーレイド方式のメモリシステムにおいて、それぞれのメモリセルアレイを他のメモリセルアレイとは無関係に活性化し、さらに、それぞれのメモリセルアレイの活性化状態を維持させることにより、異なるメモリセルアレイ間での読み出し時に、メモリセルアレイの活性化、リセット・プリチャージによる読み出し速度の遅延を生じないメモリシステムを提供するものである。 - 特許庁

To improve reduced controllability of soft switching due to variation in time difference between an instruction to a main switch Sm to switch to an ON state and actual switching of its switching state, where switching of the main switch Sm to ON state is soft-switched through control of a delay that occurs in switching timing to ON state with respect to reference timing.例文帳に追加

メインスイッチＳｍのオン状態への切り替えタイミングが基準タイミングに対して有する遅延時間の制御によってオン状態への切り替えがソフトスイッチングとされるものにあって、メインスイッチＳｍに対するオン状態への切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによってソフトスイッチングの制御性が低下すること。 - 特許庁

A transmission delay caused by the length and type of a cable connecting between a controller and each radio base station is measured automatically and altered at a timing of transmitting a 5 ms clock so that the timing of signals arriving at each radio base station being connected with BSIF is equalized thus solving the problem.例文帳に追加

本発明においては、制御装置と各無線基地局間を接続するケーブルの長さ及びケーブルの種類により発生する伝送遅延の遅延量を自動で測定し、５ｍｓを送出するタイミングを変更してＢＳＩＦに接続される各無線基地局へ到着する信号のタイミングを同一にすることにより、従来技術の問題点を解決する。 - 特許庁