「a bit of a」に関連した英語例文の一覧と使い方(247ページ目) - Weblio英語例文検索

The writing means includes a monitoring flag insertion means for inserting a monitoring flag into the writing packet data, the reading means includes an abnormality judgment means for extracting the monitoring flag from the read packet data while reading the packet data from the memory and judging the monitoring flag as abnormality when a bit value of the extracted monitoring flag is different from an expected value.例文帳に追加

書込み手段は、書き込みパケットデータに対して監視フラグを挿入する監視フラグ挿入手段を含み、読出し手段は、メモリからパケットデータを読み出しつつ読み出されたパケットデータから監視フラグを抽出して当該抽出された監視フラグのビット値が期待値とは異なる場合に異常と判定する異常判定手段を含む。 - 特許庁

Synchronous words are detected by using the window signal Sync_-window from in accordance with parity OK signal supplied from a parity check circuit 12 relating to the bit string detected in a PRML Viterbi detector 36 by a synchronous word detector 8 to which the window signal Sync_-window indicating the period of the synchronous word and ID information included in the regenerative signal regenerated from media 14 is supplied.例文帳に追加

メディア１４から再生される再生信号に含まれる同期語及びＩＤ情報の期間を示すウインドウ信号Sync_windowが供給される同期語検出器８により、上記ＰＲＭＬビタビ検出器３６で検出されたビット列について、上記パリティチェック回路１２から供給されるパリティＯＫ信号に基づいて生成されたウインドウ信号Sync_windowを用いて、同期語を検出する。 - 特許庁

The MRAM device is provided with electrodes (first electrodes) TA1, TA2 of memory cell access transistors on a substrate 51, magnetic tunnel junction elements 86a, 86b electrically connected to the first electrodes TA1, TA2, and a bit line (a second electrode) 91 electrically connected to the first electrodes TA1, TA2 through the magnetic tunnel junction elements 86a, 86b.例文帳に追加

前記ＭＲＡＭ装置は、基板５１上のメモリセルアクセストランジスタの電極（第１電極）ＴＡ１，ＴＡ２、該第１電極ＴＡ１，ＴＡ２に電気的に連結された磁気トンネル接合要素８６ａ、８６ｂおよび該磁気トンネル接合要素８６ａ、８６ｂを通じて第１電極ＴＡ１，ＴＡ２に電気的に連結されたビットライン（第２電極）９１を備える。 - 特許庁

Desired shape information is selected from a shape information template 80 storing shape information, corresponding to shape information images 2 and a coder 82 uses the selected shape information (21) and a texture image date (original image 1 or the like) to generate an image coded bit stream, of the MPEG 4 format.例文帳に追加

複数の形状情報画像２に対応する形状情報を保持する形状情報テンプレート８０の中から所望の形状情報を選択し、符号化器８２において、その選択された形状情報（２_1）とテクスチャ画像（オリジナル画像１等）データとを用いてＭＰＥＧ４の画像符号化ビットストリームを生成する。 - 特許庁

The cam-like bit 31 is metamorphosed from the thin posture into the thick posture via the link 40 by full-stroke operating the handle block 20 against the base block 10 in the straight line, and releases retention by a spring piece and maintains this release state by pressing the spring piece of a clamp type connector part so as to be deformed in the opposite direction to a prescribed direction.例文帳に追加

カム状ビット３１は、ベースブロック１０に対してハンドルブロック２０を直線的にフルストローク操作することによってリンク４０を介して薄姿勢から厚姿勢に変態してクランプ式コネクタ部のバネ片を所定方向と反対の方向に変形すべく押圧することでバネ片による保持を解除すると共に、この解除状態を維持する。 - 特許庁

In an information recording and reproducing method which partitions a recording area of a memory card into physically small pages, partitions off these pages into physical blocks collecting the two or more pages, and reads/writes information from/into the memory card by each block, a logical address added to the physical block is recorded duplicately on each page in the block with an individual parity bit added to the page.例文帳に追加

メモリカードの記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎にメモリカードに対する情報の読み書きを行う情報記録再生方法において、物理的なブロックに付される論理アドレスを、そのブロック内の各ページにそれぞれパリティビットを付加して重複記録する。 - 特許庁

In this photoelectric encoder for acquiring an image of a bit pattern on the scale 10 by a detector 20 for detecting relative displacement between the scale and the detector, an ABS pattern on the scale 10 is expressed by a modulated pseudo-random number, and the accurate absolute position is detected by combining with an interpolation using an image correlation.例文帳に追加

スケール１０上のビットパターンの画像を検出器２０で取得して、スケールと検出器の相対変位を検出するようにされた光電式エンコーダにおいて、スケール１０上のＡＢＳパターンを、変調を施した擬似乱数により表現し、画像相関を用いた内挿方法と組合せることで、正確な絶対位置の検出を可能とする。 - 特許庁

A lead gate 1 of a DRAM core cell, comprises N-channel MOS transistors 61, 63 whose gates are connected to bit lines BL, /BL via nodes N1, N2 respectively, and N-channel MOS transistors 2, 3 whose gates receive a row selection signal CSLR.例文帳に追加

ＤＲＡＭコアセルのリードゲート１は、各々のゲートがそれぞれノードＮ１，Ｎ２を介してビット線ＢＬ，／ＢＬに接続されるＮチャネルＭＯＳトランジスタ６１，６３と、各々のゲートがともに列選択信号ＣＳＬＲを受けるＮチャネルＭＯＳトランジスタ２，３とを含み、ＭＯＳトランジスタ２，３のゲート酸化膜はＭＯＳトランジスタ６１，６３のゲート酸化膜よりも薄い。 - 特許庁

On the display part where the duplication phenomenon is generated, a brightness value is increased by performing color data addition wherein a main color is bit-shifted in RGB three primary colors, or otherwise information amount is increased by increasing the density of a waveform display color by performing color addition display with another color other than the main color, thereby to improve visibility.例文帳に追加

重複現象が発生した表示部においては、ＲＧＢ３原色の内、主力色をビットシフトした色データ加算によって輝度値を増加するか、主力色以外の他の色で加色表示する事により波形表示色の濃淡を増加して情報量を増やすことにより視認性を向上させる。 - 特許庁

When the maximum effective noise power spectral density is higher than a predetermined threshold, the maximum effective noise power spectral density is used as a parameter for controlling the level of reverse link loading, by setting a reverse activity bit (RAB) so as to inform access terminals to reduce their data rates, in order to minimize the interferences among these access terminals.例文帳に追加

最大有効雑音電力スペクトル密度が所定の閾値よりも高いときは、アクセス端末間における干渉を最小化するために、アクセス端末に、それらのデータレートを低減することを知らせる逆方向アクティビティビット(ＲＡＢ)をセットすることによって、逆方向リンクのローディングのレベルを制御するパラメータとして、最大有効雑音電力スペクトル密度を使用する。 - 特許庁

This device records an information signal for a magneto-optical disk by an optical pickup part 21 under control of an optical disk control part 22, and records the information signal for a writable/readable magneto-optical disk with magnetic inductive super resolution, and records for a readable or only once writable optical disk so that the shortest bit length becomes longer.例文帳に追加

光磁気ディスクに対して、光ディスク制御部２２の制御の下に、光学ピックアップ部２１により情報信号を記録するもので、書き込み及び読み出しが可能な光磁気ディスクに対しては、磁気誘導超解像度で情報信号を記録し、読み出し又は一度だけ書き込み可能な光ディスクに対しては、最短ピット長が長くなるように記録する。 - 特許庁

Data entered from an input data line DIN is written via write selectors WSLC1... and a write bit line WBITI into a memory cell where column select signals CA1.. are at H levels among memory cells CELL (1, n)... of a row selected by write word lines WWL1... .例文帳に追加

ライトワードラインＷＷＬ１…によって選択された行のメモリセルＣＥＬＬ（１，ｎ）…のうち、カラムセレクト信号ＣＡ１…がＨレベルのメモリセルには、入力データラインＤＩＮから入力されたデータがライトセレクタＷＳＬＣ１…およびライトビットラインＷＢＩＴ１を介して書き込まれる。 - 特許庁

Further, the DSP chip serves as a front-end processor of the continuous speech processing and converts the digital bit streams indicating the speech to phonemes for processing by a CPU and speech recognition engine utilizing the software, thereby making it possible to smooth a digital cellular telephone function and the conversion from characters to the speech.例文帳に追加

更に、ＤＳＰチップは、連続音声処理の前置プロセッサとしての機能を果し、音声を表わすデジタルビットストリームを、ＣＰＵ及びソフトウェア利用の音声認識エンジンにより処理するための音素に変換し、デジタル携帯電話機能及び文字から音声への変換を円滑化することができる。 - 特許庁

Also, a contact hole 8 is formed in a first interlayer insulating film 4, and the high melting point metal silicide is accumulated on the whole face, and the patterning of the high melting point metal silicide is carried out without operating etching- back, and metallic wirings including the bit lines 12 are formed so that a manufacturing process can be shortened in time.例文帳に追加

また、第１層間絶縁膜４にコンタクト孔８を形成し高融点金属シリサイドを全面に堆積させた後にエッチバックを行うことなく、そのまま高融点金属シリサイドのパタ−ニングを行い、ビット線１０を含む金属配線を形成しているので製造工程を短縮できる。 - 特許庁

The parallel bit test method includes a step in which the test data are stored in the test data storage section, a step in which the test data and the inverted data of the test data are written in the memory cell array and a step in which decision is made to determine whether the data read from the memory cell array are the same as the test data and their inverted data or not.例文帳に追加

並列ビットテスト方法は、テストデータ貯蔵部にテストデータを貯蔵する段階、メモリセルアレイにテストデータやその反転されたデータをライトする段階、メモリセルアレイから読取りしたリードデータが前記テストデータやその反転されたデータと同じであるかを判断する段階を含む。 - 特許庁

The storage devices is provided with a command decoder 1 for decoding an external command input COM and for detecting the command for performing the initial mode setting, and a delay circuit 3a for delaying the start timing of the bit line sensing in a memory core 4, relative to the normal operation, when the command for performing the initial mode setting is detected.例文帳に追加

外部からのコマンド入力ＣＯＭをデコードし、初期モード設定を行うためのコマンドを検知するコマンドデコーダ１、及び初期モード設定を行うためのコマンドが検知された場合、メモリコア４におけるビット線センスの開始タイミングを通常動作時と比して遅延させる遅延回路３ａを備える。 - 特許庁

The output buffers 15a and 16a are configured so as to be controlled during normal operation by a coincidence detection signal DET obtained by detecting coincidence between a set signal SET and the most significant bit MSB of an address signal ADR bonded and to be controlled during test operation by a signal resulting from decoding the set signal SET.例文帳に追加

出力バッファ１５ａ、１６ｂは、通常動作時には、ボンディング設定された設定信号ＳＥＴとアドレス信号ＡＤＲの最上位ビットＭＳＢの一致検出で得られた一致検出信号ＤＥＴで制御され、テスト動作時には、この設定信号ＳＥＴをデコードした信号で制御するように構成する。 - 特許庁

An extended small card or an illegal card can be identified by checking response content in issuing a predetermined command a plurality of times which is to be responded only by extended small card, and by checking a predetermined bit value indicating compatibility with extended specification in the small card.例文帳に追加

情報機器に装着された小型カードに対し、拡張規格小型カードのみが応答する所定コマンドを複数回発行した時の応答内容を確認するとともに、小型カード内において拡張規格対応を表す所定ビット値を確認することによって、拡張規格小型カーであるか否か、不正カードであるか否かの識別が可能になる。 - 特許庁

The processor 22 receives the interruption request from the processor 21, and reads the value of the OR register 32, and moves the task 52-1 from a waiting state to an executable state, and AND writes a value 0 x f f f f f f f e in an OR register 32, and clears a bit 0, and restores to processing before the interruption.例文帳に追加

プロセッサ２２はプロセッサ２１からの割り込み要求を受け、ＯＲレジスタ３２の値を読み出し、該当するタスク５２−１を待ち状態から実行可能状態に遷移させ、ＯＲレジスタ３２に値０ｘｆｆｆｆｆｆｆｅをＡＮＤ書き込みし、ビット０をクリアし、割り込み前の処理に復帰する。 - 特許庁

The bit line precharge voltage generator is provided with a precharge voltage generating circuit 4200 which generates the first voltage and supplies the voltage to the precharge circuits, a first capacitor 200, a charging means 201 which charges the first capacitor and transfer gate circuits (202, 203 and 204) which control the connection/disconnection of the first capacitor and the precharge circuits.例文帳に追加

ビット線プリチャージ電圧発生装置は、第１の電圧を発生してプリチャージ回路に供給するプリチャージ電圧発生回路４２００と、第１のキャパシタ２００と、第１のキャパシタを充電する充電手段２０１と、第１のキャパシタとプリチャージ回路との接続・切断を制御するトランスファーゲート回路（２０２、２０３、２０４）とを具備する。 - 特許庁

The printer 100 includes: an edge detection unit 112, a screen processing unit 113, a pulse width conversion unit 114 for converting each pixel included in image data to C-bit (C≤A) pulse width data according to an input gradation value, and an output unit 115 for outputting pulse width data output from either of the screen processing unit 113 and the pulse width conversion unit 114.例文帳に追加

本発明の印刷装置１００は、エッジ検出部１１２と、スクリーン処理部１１３と、画像データに含まれる各画素を入力階調値に応じたＣ（ただしＣ≦Ａ）ビットのパルス幅データに変換するパルス幅変換部１１４と、スクリーン処理部１１３及びパルス幅変換部１１４のいずれかから出力されたパルス幅データを出力する出力部１１５と、を備える。 - 特許庁

The NAND type magnetic resistance RAM reduces a non-active region by connecting two or more transistors sharing source and drain regions in an NAND type in series and improves integration degree by reducing an effective area per cell by improving read-out performance by sharing one read-out node connected to a bit line with a plurality of transistors.例文帳に追加

本発明に係るＮＡＮＤ型磁気抵抗ラムは、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に直列連結して非活性領域を減少させ、ビットラインと連結された１つの読出しノードを複数のトランジスタと共有して読出し動作を改善することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにする。 - 特許庁

Then the utility UT acquires font data (bit map data) of respective characteristics from a font file FF based upon character codes included in the acquired character string data and uses the font data to generate image data (wording resource) wherein specified wording is rendered in a specified display color to a specified display size.例文帳に追加

その後、ユーティリティＵＴは、取得した文字列データに含まれる文字コードに基づいて、フォントファイルＦＦから各文字のフォントデータ（ビットマップデータ）を取得し、さらに、このフォントデータを用いて、指定された文言を指定された表示色や表示サイズで描画した画像データ（文言リソース）を生成する。 - 特許庁

A private/public mode switch bit 31a specifies private mode permitting only read from the reader/writer of this embodiment having a set encryption key as a common key and public mode permitting only read and write from the conventional reader/writer for performing reading/writing without using the encryption key.例文帳に追加

プライベート／パブリックモード切替ビット３１ａは、設定した暗号鍵を共通鍵として有するこの実施の形態によるリーダー／ライターからの読み出しのみを許可するプライベートモードと、暗号鍵を用いないで読み出し／書き込みを行う従来のリーダー／ライターからの読み書きをも許可するパブリックモードとを指定する。 - 特許庁

To provide a flash memory element and program method in which, in a program operation of a multi-level-tip, different voltages corresponding to voltage differences from the threshold voltages are applied to bit lines and program operations having different threshold voltage value sections are simultaneously performed to reduce the program operation frequency and to shorten the program operation time.例文帳に追加

マルチレベルチップのプログラム動作において、ビット線にしきい値電圧との電圧差に相当する異なる電圧を印加し、異なるしきい電圧値区間を有するプログラム動作を同時実行してプログラム動作回数を減らし、プログラム動作時間を短く減らすフラッシュメモリ素子とプログラム方法を提供する。 - 特許庁

Eight-bit data set with dip switches are repeated in the form of a serial signal by the INMARSAT satellite from an HSD model and the INMARSAT communication control unit and sent to a shore station which provides transfer service and the data transferred from it are converted into a parallel signal to make 8 LEDs illuminate.例文帳に追加

ディップスイッチで設定した８ビットのデータをシリアル信号にしてＨＳＤモデムおよびインマルサット通信制御ユニットよりインマルサット衛星を中継して、転送サービスを行う海岸局へ送信し、そこから転送されてきたデータをパラレル信号にして８個のＬＥＤを点灯させる。 - 特許庁

This uplink receiver 121 for receiving signals from the plurality of terminal devices can surely separate the signals transmitted from respective transmitters 101 and 111 with the dividing capability by a MIMO method and a strong error correction capability by dividing the received signals by the MIMO method and subsequently performing error correction decoding with an error correction code with a long bit length.例文帳に追加

複数の端末装置からの信号を受信する上り回線の受信装置１２１において、ＭＩＭＯ方式による受信信号の分離を行った後、ビット長の長い誤り訂正符号による誤り訂正復号を行うことにより、ＭＩＭＯ方式による分離能力と、強い誤り訂正能力によって、各送信装置１０１、１１１からの送信信号を確実に分離することができる。 - 特許庁

A control part 2f of the personal digital assistant 2 displays an image represented by bit map data associated with user input information, on a display part 2b in a color shown by color information associated with the user input information in the case that information received by an antenna 2a includes the user input information.例文帳に追加

携帯情報端末２の制御部２ｆは、アンテナ２ｃによって受信された情報にユーザ入力情報が含まれている場合に、ユーザ入力情報に関連づけられているビットマップデータによって示される画像をユーザ入力情報に関連づけられている色情報によって示された色で表示部２ｂに表示させる。 - 特許庁

The information processor comprises means for generating the binary data part by inserting a specified bit value for every specified bits such that the data sequence of a real time command is not included for the binary data being transmitted to the printer, and means for transmitting a data sequence including the generated binary data part to the printer.例文帳に追加

情報処理装置の挿入生成手段は、印刷装置に対して送信するバイナリデータに対して、リアルタイムコマンドのデータ列が含まれないように所定ビットごとに所定のビット値を挿入してバイナリデータ部を生成し、送信手段は、生成されたバイナリデータ部を含むデータ列を印刷装置に送信する。 - 特許庁

The method to detect the lost status report determines that a second status report is required when an AMD PDU not negatively acknowledged in the first status report, an AMD PDU with a polling bit set, or the last negatively acknowledged AMD PDU is received after the expiry of a roundtrip timer and before all the negatively acknowledged AMD PDUs in the first status report are received.例文帳に追加

欠落したステータス報告を検出する方法は、往復タイマの満了後、１回目のステータス報告での全ての否定応答ＡＭＤＰＤＵが受信される前に、１回目のステータス報告において否定応答されなかったＡＭＤＰＤＵ、ポーリングビットが設定されたＡＭＤＰＤＵ、あるいは、直前の否定応答ＡＭＤＰＤＵが受信された時、２回目のステータス報告が必要であると判断する。 - 特許庁

In this case, when the input value reaches a predetermined threshold, and when the input value does not reach the predetermined threshold even when predetermined time elapses from the case of the previous pulse output, length of the pulses is set based on information on increase and decrease, etc. showing either of increase, decrease, or no increase or decrease of the input value, and bit information of the word, and the pulses are transmitted.例文帳に追加

この際、入力値が所定の閾値に達したとき、及び、前回のパルス出力時から所定時間経過しても入力値が所定の閾値に達しないときに、入力値の増加、減少又は増減なしのいずれかを示す増減等情報、及び、ワードのビット情報に基づいてパルスの長さを設定し、そのパルスを送信する。 - 特許庁

In the case of executing complicated address updating in the above constitution by successively reading out increased/decreased values necessary for address updating from the storage device 1 by the control part 2 and updating address values, the complicated address updating can be realized by the same processing quantity of a processor 6 as that of simple address updating without increasing the bit width of an instruction code and the number of instruction codes.例文帳に追加

この構成によれば、増減値記憶装置制御部２により増減値記憶装置１からアドレス更新に必要な増減値を順次読み出し、アドレス値を更新することによって、複雑なアドレス更新を行なう際、処理装置６の処理量を単純なアドレス更新の際と同じ処理量で実現でき、かつ命令コードのビット幅および命令コード数を増加することなく実現できる。 - 特許庁

A plurality of reference cells (RMC1-RMC5) are connected to the same bit line (/BL), and the capacitance of each ferroelectric capacitor (RCF1-RCF5) in the plurality of reference cells is set so as to be 2^n (wherein n is an integral multiple) times the capacitance of the ferroelectric capacitor (CF1) of the main body memory cell (MC1).例文帳に追加

リファレンスセル（ＲＭＣ１〜ＲＭＣ５）は同一のビット線（／ＢＬ）に複数個接続され、複数個のリファレンスセルの各強誘電体キャパシタ（ＲＣＦ１〜ＲＣＦ５）の容量は本体メモリセル（ＭＣ１）の強誘電体キャパシタ（ＣＦ１）の容量の２^n倍（ｎは整数倍）の値を有するように設定される。 - 特許庁

The fault that the content of the ID bit after noise superimposition happens to correspond to the another data ID, hardly causes by defining the contents and switching sequence of the data ID so that ID switching may not exist which a pair of bits showing the change of level in the opposite direction does not occur, and the influence of noise can be effectively eliminated.例文帳に追加

そこで、逆方向レベル変化を示すビット対が生じないＩＤ切り替えが存在しないように、データＩＤの内容と切り替えシーケンスを定めておくことにより、ノイズ重畳後のＩＤビットの内容が偶然別のデータＩＤに一致する不具合が極めて生じにくくなり、ノイズの影響を効果的に排除することができる。 - 特許庁

In this case, the upper semiconductor layer 200 has a drain penetrating part 501, formed at the upper part of the drain region 110D of the lower semiconductor layer 100, and each of the plugs, etc. of the bit lines BL is brought into contact with each of the drain region, etc. formed in the lower semiconductor layer 100 penetrating the drain penetrating part 501.例文帳に追加

このとき、上部半導体層２００は、下部半導体層１００のドレイン領域１１０Ｄの上部に形成されるドレイン貫通部５０１を有し、ビットラインＢＬのプラグ等はドレイン貫通部５０１を貫通して下部半導体層１００に形成されたドレイン領域等に各々接触する。 - 特許庁

Thus, a reverse auction capable of further promoting competition can be performed, for example, more ordering shares are provided to the highest bid (lowest amount) and the bids of bid amounts close to the highest bid and ordering shares are scarcely provided to bids of bid amounts sharply separated from the bid amount of the highest bit even when the bids are included in the scheduled number of bidders.例文帳に追加

このようにすれば、例えば最上位（最低額）の入札及び当該最上位に近い入札額の入札に対してより多くの発注シェアを与え、逆に落札者の予定数までに入っている入札であっても最上位の入札額から大きく離れた入札額の入札にはほとんど発注シェアを与えないといった、より競争を促進する逆オークションを実施できるようになる。 - 特許庁

Attribute information (TKI_BLK_ATR) in the TKI indicates which of the head part, intermediate part and end part of a track each AOB represents, and block information (BIT) in the TKI indicates offset indicating the starting positions of the effective parts of each AOB and data length of the effective parts from the offset.例文帳に追加

ＴＫＩにおける属性情報（ＴＫＩ＿ＢＬＫ＿ＡＴＲ）は、各ＡＯＢが、トラックの先頭部分、中間部分、終端部分、全体部分のいずれであるかを示し、ＴＫＩにおけるブロック情報（ＢＩＴ）は、各ＡＯＢの有効部分の開始位置を示すオフセットと、当該オフセットからの有効部分のデータ長とを示す。 - 特許庁

The motion estimation method using adaptive mode decision according to the present invention includes minimizing an entire encoding amount, regardless of the level of a bit rate or the amount of motion, while taking into account not only the SAD value but also the quantization coefficient, the amount of motion vector coding and the texture coding amount when deciding one of the inter-1MV mode and the inter-4MV mode.例文帳に追加

本発明による適応的モード決定による動き予測方法は、インター１ＭＶモードとインター４ＭＶモードの中から一つを決める時、ＳＡＤ値だけではなく量子化係数、動きベクトル符号化量及びテクスチャ符号化量をも共に考慮してビットレートの高低または動きの多少にかかわらずに全体の符号化量を最小化させる。 - 特許庁

Output signals of comparators (3, 5) comparing each bit of data bits (TQf<7:0>) of the prescribed number with each of expected value data (CMPD<7:0>) and one side of the prescribed data TQf<7:0> are selected corresponding to a selecting circuit 6 and an operation mode indicating signal (TMQCMP) and transferred to an output node.例文帳に追加

所定数のデータビット（ＴＱｆ＜７：０＞）の各ビットを期待値データ（ＣＭＰＤ＜７：０＞）のそれぞれと比較する比較器（３，５）と、この比較器（３，５）の出力信号と所定データＴＱｆ＜７：０＞の一方を選択回路（６）に従って動作モード指示信号（ＴＭＱＣＭＰ）に従って選択して選択してテスト出力ノードへ転送する。 - 特許庁

On the other hand, in the fine mode, a parallel-serial conversion circuit 130 converts compression data TD01 and TD23 obtained by compressing every 2 bits (TD0, TD1 and TD2, TD3) of the test output data of the plurality of bits to one bit into one piece of serial data and then sequentially outputs the one piece of serial data as data DQ0.例文帳に追加

一方、ファインモードでは、複数ビットのテスト出力データの２ビット毎（ＴＤ０，ＴＤ１およびＴＤ２，ＴＤ３）を１ビットに圧縮した圧縮データＴＤ０１およびＴＤ２３を、パラレルシリアル変換回路１３０によって１シリアルデータに変換した上で、データＤＱ０として順次出力される。 - 特許庁

The output buffer control signal generation unit 131 makes the transistors 132a-132d and 133a-133d off in sequence to gradually make each impedance of output buffers (a first transistor group 132 and a second transistor group 133) higher in one bit time of the communication signal indicating dominant.例文帳に追加

そして、出力バッファ制御信号生成部１３１は、ドミナントを表す通信信号の１ビット時間において、トランジスタ１３２ａ〜１３２ｄ，１３３ａ〜１３３ｄを順にオフにして出力バッファ（第１のトランジスタ群１３２及び第２のトランジスタ群１３３）の各インピーダンスを徐々に高くする。 - 特許庁

The writing circuit divides the pulse width of the writing pulse into a plurality of sections to change the pulse height among the sections to provide voltages for writing to different target threshold levels, and brings the bit line connected with the memory cell in which writing to the respective target threshold levels is performed, into a writable selected state by synchronizing it with the applying period to the respective target threshold level.例文帳に追加

書き込み回路は、書き込みパルスのパルス幅を複数の区間に分割して各区間で異なる目標しきい値レベルへの書き込み用電圧となるようにパルス高さを切り替えると共に、各目標しきい値レベルへの書き込みが行われるメモリセルが接続されたビット線を各目標しきい値レベルへの印加期間に同期させて書き込み可能な選択状態とすることを特徴とする。 - 特許庁

The color image data in which each color is expressed in a bit string and which consists of pixels to be arranged in a matrix is created by an acquired document file (steps S100-S110), binary image data with the same resolution and binary image data with low resolution which consists of binary pixels to be arranged in the matrix are generated based on the color image data (steps S120-S130).例文帳に追加

取得した文書ファイルにより各色がビット列で表現されマトリックスに配置される画素からなるカラー画像データを作成し（ステップＳ１００〜Ｓ１１０）、カラー画像データに基づいてマトリックスに配置される２値画素からなる同解像度２値画像データと低解像度２値画像データとを生成する（ステップＳ１２０〜Ｓ１３０）。 - 特許庁

The print system capable of adding character information conveniently is constituted by providing the printer receiving character input information, by e-mail, from a mobile terminal having an e-mail transmitting means with a means for combining the bit map data of an image with the received character information, and its layout selecting means.例文帳に追加

電子メールの送信手段を有する移動体端末からの文字入力情報を、電子メールを受信処理するようにした印刷装置が画像のビットマップデータに受信した文字情報を組み合わせる手段とそのレイアウト選択手段とを備えることによって簡便に文字情報を追加できる印刷システムを構成した。 - 特許庁

Using a TMGI (Temporary Mobile Group Identify) as an identifier unique to an MBMS service instead of an IMSI as an identifier unique to an UE, a paging message is formed and the Paging Occasion (transmission frame timing of PICH) or the PI bit map are determined, based on the TMGI.例文帳に追加

ＵＥ固有の識別子であるＩＭＳＩを使用する代りに、ＭＢＭＳサービス固有の識別子であるＴＭＧＩ（Ｔｅｍｐｏｒａｒｙ Ｍｏｂｉｌｅ Ｇｒｏｕｐ Ｉｄｅｎｔｉｆｙ ）を用い、このＴＭＧＩに基いてページングメッセージの作成、Ｐａｇｉｎｇ Ｏｃｃａｓｉｏｎ （ＰＩＣＨの送信フレームタイミング）やＰＩビットマップの決定をなす。 - 特許庁