| 意味 | 例文 |
buffer typeの部分一致の例文一覧と使い方
該当件数 : 708件
Then, when it is detected that power is supplied in a ROM controller 195b, the ROM controller 195b sets a boot program from the NAND type flash memory 195a to a buffer RAM 187c.例文帳に追加
そして、ROMコントローラ195bにおいて電源が投入されたことを検出すると、ROMコントローラ195bは、NAND型フラッシュメモリ195aからブートプログラムをバッファRAM187cにセットする。 - 特許庁
In this apparatus, a buffer amplifier 107 applies potential, whereby a potential is applied on column wirings of a surface conducting type emitting element substrate 101 and a potential is applied on one row wiring selected by a line selecting circuit 102.例文帳に追加
バッファアンプ107によって電位が印加されて表面伝導型放出素子基板101の列配線に電位が印加され、ライン選択回路102により選択されたの1行の行配線に電位が印加される。 - 特許庁
In an image processing means 20, a command interpretation means 202 interprets a printer command stored in an input buffer 201 to output color information ci and object type information ob to a drawing color decision means 209.例文帳に追加
画像処理手段20において、入力バッファ201に蓄積されたプリンタコマンドをコマンド解釈手段202で解釈し、色情報ci及びオブジェクト種情報obを描画色決定手段209に出力する。 - 特許庁
To obtain a buffer type gas-blast circuit breaker which expedites its cooling and improve breaking performance by heightening acceleration of arc flow through generation of high-pressure part in the arc in a narrow range.例文帳に追加
この発明は、狭い範囲でアークに高圧力部分を発生させ、アークの流れの加速度を高めることで、その冷却を促進させ、遮断性能を向上させることができるパッファ形ガス遮断器を得る。 - 特許庁
A clock wiring for supplying a clock signal to a plurality of circuit blocks is designed at the wiring part and a first constitution clock wiring is designed by a buffer as a non-inverted type being provided at a predetermined position of the clock wiring.例文帳に追加
配線部は、クロック信号を複数の回路ブロックに供給するためのクロック配線を設計し、クロック配線の所定位置にノンインバータタイプのバッファを配置することにより、第1構成のクロック配線を設計する。 - 特許庁
In download type video reception terminals 102 and 103, an underflow determining part 311 detects that the remaining capacity of a video data buffer 307 is continuously lower than a threshold for a predetermined time to stop video reception.例文帳に追加
ダウンロード型映像受信端末102〜103では、映像データバッファ部307の残量が所定時間継続して閾値より低くなったことをアンダーフロー判定部311で検出し、映像受信を停止する。 - 特許庁
Then, after system reset release, when the MPU 181 specifies an initial address to an internal bus, a ROM controller 187b sets the boot program from the NOR type ROM 187d to a buffer RAM 187c.例文帳に追加
そして、システムリセット解除後に、MPU181が内部バスに対して初期アドレスを指定すると、ROMコントローラ187bは、NOR型ROM187dからブートプログラムをバッファRAM187cにセットする。 - 特許庁
A buffer layer 43, a non-doped InGaAs channel layer 44, a barrier layer 45 composed of a plurality of layers, and an n^+-type contact layer 46 of thickness 50 nm are formed on a semi-insulating GaAs substrate 42.例文帳に追加
半絶縁性GaAs基板42上にバッファ層43、ノンドープInGaAsのチャネル層44、複数層からなる障壁層45、n+型GaAsからなる膜厚50nmのコンタクト層46が形成される。 - 特許庁
A MOSFET drive circuit of a MOS rectification type electric motor is constituted by a rectifier input/output voltage incorporation part, an on/off decision circuit part, an on/off determining logical circuit part, an output buffer part, a diagnostic part, and so on.例文帳に追加
MOS整流型電動機のMOSFETの駆動回路を整流器入出力電圧取り込み部,オンオフ判定回路部,オンオフ決定論理回路部,出力バッファ部,診断部、その他で構成する。 - 特許庁
To provide a wet-type method for granulation and a granulator which do not necessitate installation of a large capacity buffer tank of a fine particle and can maintain a product quality even when a feeding velocity of the fine particle fluctuates.例文帳に追加
大容量の微細粉体バッファータンクを設置することなく、微細粉体の供給速度変化に際しても製品品質を維持しつつ対応することのできる湿式造粒方法及び造粒装置を提供する。 - 特許庁
Then, by pinching each semiconductor chip from upper and lower directions by the insulating frame and the disc-type heat buffer plate, and the positioning and fixing of each semiconductor chip in upper and lower directions are made.例文帳に追加
そして、上記絶縁性フレームと上記円板型熱緩衝板とで各半導体チップを上下方向から挟むことにより、各半導体チップの上下方向の位置出し及び固定を行うことを特徴とする。 - 特許庁
At the time of transferring demodulation data from a demodulation circuit to a bus controller controlling access to the buffer memory, the data type of demodulation data which is scheduled to be sent next is sent together.例文帳に追加
このため、バッファメモリへのアクセスを制御するバス制御装置への復調回路からの復調データの転送に際して、次に送られてくる予定の復調データのデータ種別も併せて送られてくるようにする。 - 特許庁
To provide a method for laying a loop coil for laying the loop coil without considerably increasing man day, and suppressing a damage of the laid loop coil, a buffer member which is used for the same, a loop coil type vehicle sensing system.例文帳に追加
工数を大幅に増加させることなくループコイルを敷設でき、且つ、敷設されたループコイルの損傷を抑制し得る、ループコイルの敷設方法、それに用いられる緩衝部材、ループコイル式車両感知システムを提供する。 - 特許庁
A buffer member 40 is a member which is able to deform elastically, for example, as a sponge type rubber or the like, and in which a peripheral edge part of an outer periphery of the hard disk drive apparatus 23 is held by the inside of almost U-shaped cross section.例文帳に追加
緩衝材40は、たとえばスポンジ状のゴムなどのように弾性的に変形可能な部材であり、略コの字型の断面の内側でハードディスクドライブ装置23の外周の周縁部分を保持している。 - 特許庁
An operating circuit for the MOSFETs of a MOS rectifier type alternator is comprised of a rectifier input/output voltage taking-in portion, an on/off determining circuit portion, an on/off decision logic circuit portion, an output buffer portion, a diagnosing portion, and others.例文帳に追加
MOS整流型オルタネータのMOSFETの駆動回路を整流器入出力電圧取り込み部,オンオフ判定回路部,オンオフ決定論理回路部,出力バッファ部,診断部、その他で構成する。 - 特許庁
This case has a storage opening at part of a box type consisting of layers of a facing material 1 and a buffer layer 2, and the portable electronic equipment is fixed to the storage opening with a band 3 fitted with 'Magic Tape(R)' 4.例文帳に追加
外装材1と緩衝材2の複数の層からなる箱型の一部に収納口を有し、その収納口にマジックテープ4を取り付けたバンド3で携帯型電子機器を固定する構造を持つケース。 - 特許庁
Holes 101h are formed in the substrate 101 to extend from a second main surface 101b to the first main surface 101a, and reach the GaN buffer layer 102 and the n-type GaN layer 103.例文帳に追加
サファイヤ基板101には、第2の主表面101bから第1の主表面101aへ延び、かつGaNバッファ層102およびn型GaN層103に到達する孔101hが形成されている。 - 特許庁
A MOSFET drive circuit of a MOS rectification type electric motor is constituted of a rectifier input/output voltage capturing part, an on/off decision circuit part, an on/off decision logic circuit part, an output buffer part, a diagnostic part and others.例文帳に追加
MOS整流型電動機のMOSFETの駆動回路を整流器入出力電圧取り込み部,オンオフ判定回路部,オンオフ決定論理回路部,出力バッファ部,診断部、その他で構成する。 - 特許庁
In a structure wherein printing data are spread and processed by using a rebuildable hardware, two sets of buffer groups each made up by combining input and output buffers whereto the same type access made available in a processing unit such as a band unit are formed.例文帳に追加
再構成可能ハードウェアを用いて印刷データを展開処理する構成において、バンド単位等の処理単位で同一タイプアクセスが発生する入出力バッファを組み合わせたバッファ・グループを2組構成した。 - 特許庁
On a single-crystal substrate 1, a buffer layer 2 and an optical waveguide layer 3 are formed and in the optical waveguide layer 3, a ridge type channel optical waveguide 4 is formed along the length of the single-crystal substrate 1.例文帳に追加
単結晶基板1上にはバッファ層2及び光導波路層3が形成され、光導波路層3には単結晶基板1の長手方向に沿ってリッジ型のチャンネル光導波路4が形成されている。 - 特許庁
The time slot assignment system comprises terminal side devices 700-730 each provided with a buffer 701, a queue length notice function 702 and an output control function 703 and of a network side unit 740 provided with an impartiality warrant/high efficiency hybrid type time slot assignment control function 141.例文帳に追加
バッファ701 とキュー長通知機能702 と出力制御機能703 とを備える端末側装置700 〜730 と、公平性保証/ 高効率ハイブリッド型タイムスロット割当制御機能141 を備える網側装置740 とにより構成する。 - 特許庁
Terminal devices 1-1 to 1-4 are provided with a buffer 11, a queue length notifying function 12 and an output control function 13, and a network side device 2 is provided with a control delay consideration type time slot allocation control function 21.例文帳に追加
端末側装置1−1〜1−4はバッファ11とキュー長通知機能12と出力制御機能13とを備え、網側装置2は制御遅延考慮型タイムスロット割当制御機能21を備えている。 - 特許庁
The data processing device comprises a central processor for transmitting a signal CCLK to a coprocessor if a coprocessor type instruction is decoded, the coprocessor for decoding the coprocessor type instruction upon receipt of the signal CCLK and the loop buffer for receiving instructions within a loop from a program memory and storing the instructions within the loop when the coprocessor decodes a loop operation from the coprocessor type instruction.例文帳に追加
データ処理装置は、もし、コプロセッサタイプ命令がデコーディングされれば、コプロセッサに信号CCLKを伝達する中央処理装置と、信号CCLKの受信によりコプロセッサタイプ命令をデコーディングするコプロセッサと、ループ内の命令をプログラムメモリから受け取り、コプロセッサがコプロセッサタイプ命令からループ動作をデコーディングする時に、ループ内の命令を貯蔵するループバッファと、を含む。 - 特許庁
On a semi-insulating substrate 1 made of, for example, GaAs, a conductive semiconductor layer 3 made of n type GaAs doped with, for example, Si is provided across a buffer layer 2 made of undoped GaAs, and on the n type semiconductor layer 3, gate electrodes 7 (7a to 7f) are provided at constant intervals.例文帳に追加
たとえばGaAsからなる半絶縁性基板1上に、アンドープのGaAsからなるバッファ層2を介して、たとえばSiがドープされたn形のGaAsからなる導電性半導体層3が設けられ、そのn形半導体層3上に一定間隔でゲート電極7(7a〜7f)が設けられている。 - 特許庁
A CPU 109 receives a call termination information signal, when an ID of the received call termination information signal is addressed to a group to which its own mobile unit belongs and stores an ID of a received call termination type signal to a temporary ID buffer 106, when the ID of the received call termination type information signal is addressed to the group, to which its own mobile unit belongs.例文帳に追加
CPU109は、受信された着信情報信号のID値が自移動機が属するグループ宛である場合は着信情報信号を受信し、受信された着信情報信号のID値が自移動機が属するグループ宛である場合はそのID値をテンポラリIDバッファ106に保存する。 - 特許庁
This acceleration detecting unit has a fixing member 5 that is not displaced by acceleration application, a bi-tuning fork type piezoelectric vibrating element 10 having two fixed ends connected to a stress sensitive section so as to grip the stress sensitive section, a weight member 15, and a buffer member 22.例文帳に追加
加速度印加によって変位しない固定部材5、応力感応部を挟むよう応力感応部と連結された2つの固定端部とを有する双音叉型圧電振動素子10、重り部材15、緩衝部材22を備える。 - 特許庁
Internal oil passages 24 and 42 intercommunicated through coupling are formed at a socket 22 connected to a plug 21, connected to a hydraulic type buffer, and a pressure governing device, and valve elements 25 and 43 to open and close an internal oil passage are provided.例文帳に追加
油圧式緩衝器に接続するプラグ21および調圧装置に接続するソケット22に、連結により互いに連通する内部油通路24,42を形成し、この内部油通路を開閉する弁体25,43を設ける。 - 特許庁
A search range determination part determines a range including the required data comprising data elements meeting a prescribed data type condition, as a search range for the ring buffer 23 and calculates the capacity of the required data.例文帳に追加
検索範囲決定部は、所定のデータ種別条件を満たすデータ要素により構成される所要のデータが含まれる範囲を検索範囲としてリングバッファ23に対して決定するとともに、所要のデータの容量を算出する。 - 特許庁
In accordance with continuous instruction sequence indexes stored in the FIFO type buffer 101, an instruction determination unit 102 selects the microcodes 112 corresponding to the continuous number of the instruction sequence indexes 107 from the microcodes 112.例文帳に追加
命令判断ユニット102は、FIFO型バッファ101に記憶された連続する命令シーケンスインデクスに対応して、マイクロコード112から、命令シーケンスインデクス107の連続する数に対応するマイクロコード112を選択する。 - 特許庁
A shaping execution decision section 301 references a channel type for a cell at a pre-stage of a transmission channel interface section 206 to decide execution/non-execution of shaping and writes the cell to a cell buffer 302 when deciding the execution of shaping.例文帳に追加
シェイピング実施判定部301は、伝送路インタフェース部206の前段でセルのチャネル種別を参照してシェイピング実施/未実施の判定を行い、シェイピング実施と判断するとセルバッファ302に当該セルを書き込む。 - 特許庁
In the case that the video data PESa are fed to, e.g. the data multiplexer, where the data are multiplexed, a rate variable type multiplex buffer utilizes the information D7 to easily and quickly convert the rate into a prescribed rate.例文帳に追加
このビデオデータPESaを例えばデータ多重化装置に供給して多重化処理を行う場合、レート可変型多重バッファでは、情報D7を利用して、所定レートへの変換を容易、かつ迅速に行うことが可能となる。 - 特許庁
To attain improvement in throughput and the reduction of cell abandonment while avoiding the occurrence of blocking by enabling even the processor of low throughput to execute candidate selection processing/competition arbitration processing concerning an input buffer type switch.例文帳に追加
入力バッファ型スイッチにおいて、処理能力の小さなプロセッサでも候補選択処理/競合調停処理を実行可能としブロッキングの発生を回避してスループットの向上とセル廃棄の低減を図るシステムの提供。 - 特許庁
On the GaAs substrate 1 of a semi-insulating property, a buffer layer 2 composed of i-GaAs having a implanted impurity, and an n^+ GaAs layer 3 having an implanted high concentration n-type impurity, are sequentially formed.例文帳に追加
半絶縁性のGaAs基板1上には、不純物を注入されていないi−GaAsからなるバッファ層2および高濃度のn型不純物が注入されたn+GaAs層3が順に形成されている。 - 特許庁
A semiconductor laser having a structure laminating a buffer layer 11, a grating layer 2, a grating buried layer 3, a light confinement layer 4, a multiple quantum well active layer 5, a light confinement layer 6, and a clad layer 7 is formed on an n-type substrate 1.例文帳に追加
n型基板1の上に、バッファ層11、回折格子層2、回折格子埋込層3、光閉込層4、多重量子井戸活性層5、光閉込層6、クラッド層7を積層した構造の半導体レーザが形成されている。 - 特許庁
To provide a network telephone set in which received packets whose order of arrival is replaced can be relocated in the right order as much as possible before storing the received packets in a FIFO type jitter absorbing buffer.例文帳に追加
この発明は、FIFO型ジッタ吸収バッファに受信パケットを格納する前に、到達順序が入れ替わった受信パケットをできるだけ正しい順序に並べ替えることができるネットワーク電話機を提供することを目的とする。 - 特許庁
At the time of mounting the damping force control type hydraulic buffer 5 on a suspension control system, the damping force characteristic data are read from the attached recording medium 10 by a data reading and transferring device, and recorded in the non-volatile memory of a controller.例文帳に追加
減衰力調整式油圧緩衝器5をサスペンション制御システムに装着する際、データ読込転送装置によって、添付された記録媒体10から減衰力特性データを読込み、コントローラの不揮発メモリに記憶する。 - 特許庁
A semiconductor device 1 includes a substrate 2 which has an off angle of 50° to 65° relative to a plane direction [0001] and is made of silicon carbide, a buffer layer 21, and an active layer (an epitaxial layer 3, a p-type layer 4, and n+ regions 5 and 6).例文帳に追加
半導体装置1は、面方位{0001}に対しオフ角が50°以上65°以下である、炭化ケイ素からなる基板2と、バッファ層21と、活性層(エピタキシャル層3、p型層4、およびn+領域5、6)とを備える。 - 特許庁
As a drive current supplied to a light emitting element 604 in a light emitting period flows in the output buffer 300, voltage drop is produced by electric resistances of the p-type transistor 303 and the potential compensation circuit 320.例文帳に追加
この出力バッファ300には、発光期間において発光素子604に供給される駆動電流が流れるため、p型トランジスタ303および電位補償回路320の電気抵抗によって電圧降下が起こる。 - 特許庁
When POR of a memory module 1 is performed, first parts P1a to Pna on pages P1 to Pn are read from the NAND-type flash memory 3, and written into a buffer memory 6 after prescribed error correction processing by an error correction part 7.例文帳に追加
メモリモジュール1のPOR時に、ページP1〜Pnの第1部分P1a〜PnaがNAND型フラッシュメモリ3から読み出され、エラー訂正部7によって所定のエラー訂正処理が行われた後、バッファメモリ6に書き込まれる。 - 特許庁
Then, while the substrate temperature of 1,050°C is held at 1,050°C and the internal pressure in the furnace is held at 30 kPa as they are, a trimethyl gallium, an ammonia and a silane are introduced, and an n-type GaN buffer layer 3, having a thickness of 1 μm, is grown on the substrate 1.例文帳に追加
その後、摂氏1050度の基板温度を摂氏1050度、炉内圧力を30キロパスカルに保持したまま、トリメチルガリウム、アンモニア、シランを導入して、厚さ1マイクロメートルの型GaNバッフア層3を基板1に成長する。 - 特許庁
This method for activating and recovering the functions of the lysozyme comprises adding a refolding buffer containing β-type zeolite, an oxidation-reduction agent such as cysteine, and guanidine hydrochloride to the lysozyme, and then incubating the mixture at a prescribed temperature for a certain time period.例文帳に追加
リゾチームの機能を賦活・回復する方法であって、リゾチームに、β型ゼオライト、及びシステインのような酸化還元剤、さらにグアニジン塩酸を含むリフォールディングバッファーを加え、所定の温度で一定時間インキュベーションする方法。 - 特許庁
The relation of a distance Ls between a base layer (5), formed on the surface of a drift layer (3) and an n-type buffer layer (2) and film thickness t of a semiconductor substrate (10) formed contacting the drift layer (3), is set at Ls≤t≤2×Ls.例文帳に追加
ドリフト層(3)表面に形成されるベース層(5)とn型バッファ層(2)との間の距離Lsと、このドリフト層(3)に接して形成される半導体基板(10)の膜厚tとの関係を、Ls≦t≦2・Lsに設定する。 - 特許庁
To reduce a capacity of a print buffer of a printer relatively to the high resolution of printing and to reduce deterioration of a print speed in a print system constructed of a serial type printer printing a dot image and a host device making the printer perform printing.例文帳に追加
シリアル型でドット画像を印刷するプリンタと、これに印刷させるホスト装置からなる印刷システムで、印刷の解像度の高さの割にプリンタのプリントバッファの容量を少なくでき、印刷速度の低下も抑えられるようにする。 - 特許庁
To provide a highly reliable slot-in type disk unit in which buffer effect is secured against vertical vibration generated when making an optical disk execute an information recording/reproducing operation.例文帳に追加
スロットイン方式のディスク装置において、光ディスクに対して情報の記録/再生を実行させる状態において垂直方向に発生する振動に対しても緩衝作用が得られるようにし、信頼性の高いディスク装置とする。 - 特許庁
The types of the CPUs are detected, and if they are not mutually the same, data specific to the CPUs such as TLB (Translation Look-aside Buffer) data are stored to a storage in the old-type CPU format at the time of task dispatch; and when the data are read out, they are again converted to load to a register.例文帳に追加
CPUのタイプを検出して、同一でないとタスクディスパッチ時にTLBデータなどCPU固有のデータを旧型CPUの形式でメモリに格納して、読み出すときに再変換してレジスタにロードするようにした。 - 特許庁
To provide a method of manufacturing a thin-film semiconductor element which can easily turn a semiconductor thin film into a p-type one even if the semiconductor thin film consisting of a zinc oxide or a zinc sulfide formed by epitaxial growth is used as a buffer layer.例文帳に追加
バッファ層としてエピタキシャル成長により形成される酸化亜鉛または硫化亜鉛の半導体薄膜を用いる場合にも前記半導体薄膜のp型化を容易にする薄膜半導体素子の製造方法の提供。 - 特許庁
In an epitaxial crystal substrate for a gallium nitride field effect transistor, the epitaxial crystal formed on the substrate 101 comprises a highly pure first buffer layer 107, including a channel layer which is in contact with a side interface of the substrate between a gate layer 108, a second buffer layer 106, an insulating layer 104 having an opening 104A, and a p-type semiconductor crystal layer 103.例文帳に追加
GaN系FET用エピタキシャル結晶基板において、下地基板101の上に設けられるエピタキシャル結晶が、ゲート層108の下地基板側界面に接するチャネル層を含む高純度な第1の緩衝層107と、第2の緩衝層106と、開口部104Aを有する絶縁層104と、p伝導型半導体結晶層103とを有している。 - 特許庁
In this serial ATA type interface device, an S-ATA bridge 10 connected to the host system 2 via a serial ATA bus 4 is provided with a shadow register 11 storing commands and a buffer memory 12 accessible from an HDC 20.例文帳に追加
シリアルATA方式のインターフェース装置において、シリアルATAバス4を介してホストシステム2に接続されたS−ATAブリッジ10は、コマンドを格納するシャドーレジスタ11及びHDC20のアクセスが可能なバッファメモリ12を有する。 - 特許庁
This seat is provided with an auxiliary function of a type of turning the seat cushion 12 to a forward tilting position where the rear part is pushed from its approximately horizontal seating position by a spring force and the buffer mechanism 30 is disposed in the lower part of the seat cushion 12.例文帳に追加
シートクッション12がスプリング力により、ほぼ水平な着座位置から後方部が押し上げられた前傾位置に回動する形式の補助機能を備えたシートであって、前記シートクッション12下部に緩衝機構30が配置されている。 - 特許庁
The semiconductor device includes a trap layer 13 which has a plurality of quantum dots (quantum boxes) 13a of i-InAs and which is formed between a buffer layer 12 of i-InAlAss and an n-type barrier layer 15 of n- InAlAs.例文帳に追加
i−InAlAsからなるバッファ層12とn−InAlAsからなるn型障壁層15との間に形成された、i−InAsからなる複数の量子ドット(量子箱)13aにより構成されるトラップ層13を有している。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|