「Gate」に関連した英語例文の一覧と使い方(855ページ目) - Weblio英語例文検索

After the signal charges R2 and Gr2 in the horizontal transfer CCD 24 are transferred by two pixels toward an output amplifier 26, a charge signal R1 is added to the charge signal R2 on the horizontal CCD 24 through the operation of the horizontal CCD transfer gate 25, and the charge signal Gr1 is added to the charge signal Gr2 on the horizontal transfer CCD 24.例文帳に追加

そして、水平転送ＣＣＤ２４内の信号電荷Ｒ２、Ｇｒ２が出力アンプ２６の方向に２画素分転送された後に、水平ＣＣＤ転送ゲート２５の動作により、電荷信号Ｒ１が電荷信号Ｒ２に水平転送ＣＣＤ２４上で加算されるとともに、電荷信号Ｇｒ１が電荷信号Ｇｒ２に水平転送ＣＣＤ２４上で加算される。 - 特許庁

To provide a method for manufacturing a semiconductor device having a TAT(Trench Access Transistor) DRAM cell in which an impurity ion is implanted to a diffusion layer to prevent the impurity ion from penetrating a gate electrode and entering a channel region of a transistor, and to prevent, a concentration of impurity from increasing and a leakage current increasing when implanting the impurity ion into the diffusion layer of a transistor of TAT DRAM cell.例文帳に追加

ＴＡＴ・ＤＲＡＭセルのトランジスタの拡散層に不純物イオンを注入する際、不純物イオンがゲート電極を貫通して、トランジスタのチャネル領域にも進入し、不純物濃度が上昇してリーク電流が増加することがないように、拡散層に不純物イオンを注入するようにした、ＴＡＴ・ＤＲＡＭセルを有する半導体装置の作製方法を提供する。 - 特許庁

After a gate electrode and an impurity diffusion layer are formed, a metal film is formed and 1st metal silicide is formed through a 1st heat treatment in an inert gas atmosphere and the 1st metal silicide is varied in phase into 2nd metal silicide through a 2nd heat treatment; and then a 3rd heat treatment is carried out in an inert gas atmosphere to suppress the cohesion of the silicide.例文帳に追加

ゲート電極と不純物拡散層を形成後金属膜を成膜し、不活性ガス雰囲気中で第１の熱処理によって第１の金属シリサイドを形成し、次に活性雰囲気で第２の熱処理を施し第１の金属シリサイドを相変化させて第２の金属シリサイドとし、次に不活性ガス雰囲気中で第３の熱処理を施すことによって、シリサイドの凝集を抑制する。 - 特許庁

In the method for fabricating an insulated gate field effect transistor where a channel region, a source region 6, a body contact region 7, an offset region and a drain region 9 are formed on a semiconductor substrate, dosage at the time of ion implantation for forming the body contact region 7 is set less than the dosage at the time of ion implantation for forming the source region 6 and the drain region 9.例文帳に追加

半導体基板にチャネル領域、ソース領域６、ボディコンタクト領域７、オフセット領域およびドレイン領域９を形成する絶縁ゲート型電界効果トランジスタの製造方法において、ボディコンタクト領域７形成のためのイオン注入時のドーズ量を、ソース領域６およびドレイン領域９形成のためのイオン注入時のドーズ量より少なくする。 - 特許庁

Each of the programmable interconnects, the pass devices, the look-up table circuits, and/or the multi-input logic circuits has at least one or more dynamic threshold metal oxide semiconductor (DTMOS) transistors, full-depleted metal oxide semiconductor (FDMOS) transistors, partially depleted metal oxide semiconductor (PDMOS) transistors and/or double-gate metal oxide semiconductor transistor.例文帳に追加

プログラマブルな相互接続部、パスデバイス、ルックアップテーブル回路、及び／又は多入力論理回路の各々は、ダイナミックしきい値金属酸化物半導体（ＤＴＭＯＳ）トランジスター、完全空乏化金属酸化物半導体（ＦＤＭＯＳ）トランジスター、部分空乏化金属酸化物半導体（ＰＤＭＯＳ）トランジスター、及び／又は２段ゲート金属酸化物半導体トランジスターの１つ以上を有する。 - 特許庁

The gate driver 12 of this invention operates so as to write an image signal into a pixel 1 when a start pulse GSP1 having a short pulse length among start pulse signals GSP of different pulse lengths from one another is input, and operates so as to write a black signal B into the pixel 1 when a start pulse signal GSP2 having a long pulse length is input.例文帳に追加

本発明のゲートドライバ１２は、それぞれ異なるパルス長を有するスタートパルス信号ＧＳＰのうち、短いパルス長を有するスタートパルス信号ＧＳＰ１が入力されたときは、画素１に、画像信号Ｄを書き込ませるように動作し、長いパルス長を有するスタートパルス信号ＧＳＰ２が入力されたときは、画素１に、黒信号Ｂを書き込ませるように動作する。 - 特許庁

Although a limiting resistor for preventing inrush current to the capacitor C which is in discharge state at the time of start is not provided in a load driver 100, the controller 20 controls the gate voltage of a power MOSFET 40 in the system main relay SMR3 in a saturation region within such a range as the power MOSFET 40 does not exceed the maximum rated power.例文帳に追加

ここで、この負荷駆動装置１００においては、起動時に放電状態にあるコンデンサＣへの突入電流を防止するための制限抵抗が設けられていないところ、制御装置２０は、システムメインリレーＳＭＲ３のパワーＭＯＳＦＥＴ４０が最大定格電力を超えない範囲であって、かつ、飽和領域で動作するようにパワーＭＯＳＦＥＴ４０のゲート電圧を制御する。 - 特許庁

Writing of information is performed only once by generating a photochromic phenomenon by two photon absorption at a core layer in which information is to be written by using gate light GL introduced as a wave light to the core layer and data light WL on which information is superimposed and which is introduced from an interface of a plane type optical waveguide and forming a scattering factor of the wave light.例文帳に追加

情報を書き込むコア層に導波光として導入したゲート光ＧＬと、情報が重畳され平面型光導波路の界面から導入したデータ光ＷＬとにより、情報を書き込むコア層に、２光子吸収によるホトクロミック現象を生じさせ、導波光の散乱要因を形成することにより、１度だけ情報の書込を行う。 - 特許庁

Before a resist eliminating process which eliminates resist 104 by using mixed solution of sulfuric acid and hydrogen peroxide water at 130°C or higher, and a second insulating film forming process for forming a first gate oxide film, a semiconductor wafer is cleaned by a cleaning process using mixed solution composed of sulfuric acid and hydrogen peroxide water or mixed solution composed of hydrochloric acid, hydrogen peroxide water and water.例文帳に追加

レジスト１０４を１３０℃以上の硫酸および過酸化水素水の混合液を用いて除去を行うレジスト除去工程と、第１のゲート酸化膜を形成する第２絶縁膜形成工程の前に、洗浄工程により、硫酸および過酸化水素水からなる混合液、若しくは、塩酸、過酸化水素水および水からなる混合液を用いて半導体ウェハーの洗浄を行う。 - 特許庁

To avoid the facilities from becoming enormous, when a plurality of types of surface processes are effected by a plasma surface processor, in which a semiconductor substrate such as a silicon wafer, etc., fed into a core chamber is mounted in the surface processor of a plasma processing unit connected to this core chamber via a gate value, and the surface processing is effected by plasma therein.例文帳に追加

コアチャンバー１内に送り込んだシリコンウエハー等の半導体基板８を、このコアチャンバー１にゲート弁３を介して接続したプラズマ処理ユニット２の表面処理室２ａ内に装填して、ここでプラズマによる表面処理を行うようにしたプラズマ表面処理装置において、この装置によって複数種類の表面処理を行う場合に設備が膨大になることを回避する。 - 特許庁

Wheels 30 of a dolly A for sinking a water leakage cutoff material along the wall surface of the door plate 4 of a flood discharge gate in the hung-down condition are made of magnetic substance, and the water leakage cutoff material is fed certainly near to the place where water leakage is generated by the attracting force generated between the wheels 30 and the door plate 4 made of steel.例文帳に追加

漏水遮断用材料を洪水吐ゲートの扉板４の壁面に沿って吊り下げ状態で下降させるための資材運搬台車Ａの車輪30を磁性材料製とし、この車輪30と鋼鉄製の扉板４との間に発生する吸着力を利用することによって、漏水遮断用材料を漏水発生個所の近傍まで確実に運搬する。 - 特許庁

To provide a method of manufacturing a thin film transistor and the thin film transistor having high mobility, a low threshold voltage and superior On/Off characteristics, by providing a gate insulating layer composed of a polymer insulating layer and an inorganic layer, and providing a metal oxide semiconductor by performing a semiconductor conversion process for a semiconductor precursor material which can apply with solution.例文帳に追加

ポリマー絶縁層及び無機層から構成されるゲート絶縁層を有し、溶液により塗布可能な半導体前駆体材料を用いこれに半導体変換処理を行って金属酸化物半導体を有することにより、移動度が高く、閾電圧が低く、且つ、Ｏｎ／Ｏｆｆ特性が良好な薄膜トランジスタの製造方法及び薄膜トランジスタを提供する。 - 特許庁

The material of the organic material layer or the organic material member is selected from materials which do not cause spontaneous charge transfer when simply bonded to the organic semiconductor layer, but inject carriers into the organic semiconductor layer or induce carriers therein by causing charge transfer to or from the organic semiconductor layer when a voltage is applied to the source electrode, the drain electrode or the gate electrode.例文帳に追加

有機系材質層或いは有機系材質部材の材質は、有機半導体層と接合するだけでは自発的には電荷移動を生じないが、ソース電極、ドレイン電極、或いはゲート電極に電圧がかけられた時に、有機半導体層との間で、電荷移動を生じさせることにより、有機半導体層中にキャリアを注入し或いは誘起する材質から選択される。 - 特許庁

The gate valve includes the valve element detachably attached to the valve element holder, the valve element being mounted with the valve element heating means, wherein flat connection terminals are provided on the valve element and the valve element holder on their opposed faces along the opposed faces, respectively, for electric connection to the heating means via a coil spring.例文帳に追加

本発明のゲートバルブは、弁体を弁体ホルダに着脱可能に取付けてなるゲートバルブにおいて、弁体に弁体加熱手段を装着し、弁体と弁体ホルダとの対向面に位置し、かつ、対向面に沿って平板状接続端子を弁体および弁体ホルダにそれぞれ設けることにより、該コイルスプリングを介して加熱手段と電気的に接続されていることを特徴としている。 - 特許庁

To provide a system which is available for marketing, a railroad transportation plan, and the like by efficiently estimating a route traveled by a railroad user from information such as entrance and exit at a ticket gate or purchase data left as a history in an electronic ticket, and further estimating the user's departure place and final destination including transit, and to provide services using the system.例文帳に追加

電子乗車券の履歴として残される改札の入出場や購買などの情報から、その鉄道利用者がどのような経路で移動を行ったかの経路を効率的に推定し、さらに乗り継ぎも含めて出発地ならびに最終目的地を推定することで、マーケティングや鉄道の輸送計画などに役立てることができるシステム、またこれを利用したサービスを提供する。 - 特許庁

When a voltage between an emitter 14 and a gate electrode 15 and that between a grid electrode 19 and a metal film (anode) 18 are set at a few kV and about 40 kV, an electron beam 16 is emitted from the emitter 14, and the electron beam 16 is directed by the electrode 15, diaphragmed by the grid electrode 19 and applied outward from a window 17 like a curtain.例文帳に追加

エミッタ１４とゲート電極１５間の電圧を数ｋＶ、グリッド電極１９と金属膜（陽極）１８間の電圧を約４０ｋＶとすると、エミッタ１４から電子線１６が発生し、発生した電子線１６は電極１５によって方向が定められ、グリッド電極１９によって範囲が絞られ、窓部１７から外部に向かってカーテン状に照射される。 - 特許庁

When a parking fee M for an user exceeds a predetermined criterion price, a car park management system 1, which is a conventional and common loading and unloading management system, prints a coupon 16, which can be used for the next time when the user uses the car park, on the back of a parking ticket 4 and returns it to the user at an exit gate 8.例文帳に追加

従来公知の車両の入出庫管理システム１に於いて、駐車料金Ｍが予め定められた基準料金Ｓを超過している場合には、出庫ゲート装置８に於いて、次回の駐車場への入庫に際して使用可能な、クーポン券１６を駐車券４に印刷して当該ユーザーに返却する様に構成したことを特徴とする駐車場管理システム１。 - 特許庁

Information is written to the memory cell by turning on the writing transistor, supplying a potential to a node where a source electrode (or a drain electrode) of the writing transistor, one of electrodes of the capacitor, and a gate electrode of the reading transistor are electrically connected to each other, and thereafter, turing off the writing transistor so that a predetermined amount of charge is held in the node.例文帳に追加

メモリセルへの情報の書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極（またはドレイン電極）と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。 - 特許庁

The control circuit has a sub charge pump circuit that is connected to the input end at one end and connected to a second output end at the other end and converts the voltage level of the input voltage so as to output the voltage to the second output end, and a level shift circuit for switching whether to allow conduction between the second output end and at least one gate of the plurality of main transistors.例文帳に追加

前記制御回路は、一端で前記入力端に接続され、他端で第２出力端に接続され、前記入力電圧の電圧レベルを変換して前記第２出力端に出力する、サブチャージポンプ回路と、前記第２出力端と、前記複数のメイントランジスタのうちの少なくとも一つのゲートとの間を導通させるか否かを切り替える、レベルシフト回路とを備えている。 - 特許庁

This semiconductor device 100 includes: a first transistor 200 of n=1 and a second transistor 202 of n=2 or more each of which is a transistor having n trench(es) 162 each formed so that the depth discontinuously changes in a gate width direction; and an element isolation insulation film 110 formed around regions where the respective transistors are formed and isolating the regions where the transistors are formed.例文帳に追加

半導体装置１００は、ゲート幅方向に断続的に深さが変化するように形成されたｎ個のトレンチ１６２を有するトランジスタであって、ｎ＝１の第１のトランジスタ２００とｎ＝２以上の第２のトランジスタ２０２と、各トランジスタが形成された領域の周囲に形成されて当該トランジスタが形成された領域を区分けする素子分離絶縁膜１１０と、を含む。 - 特許庁

A method of manufacturing a semiconductor device includes a process of simultaneously introducing hydrogen and oxygen onto the SiC substrate 1, and a process of subjecting the hydrogen and oxygen to combustion reaction on the SiC substrate 1 under conditions of a temperature of ≥1,000°C and reduced pressure, and thereby forming the gate oxide film 4 as a silicon oxide film on the surface of the SiC substrate 1 through the combustion reaction.例文帳に追加

半導体装置の製造方法は、ＳｉＣ基板１上に水素および酸素を同時に導入する工程と、前記ＳｉＣ基板１上において、１０００℃以上の温度かつ減圧の条件下で前記水素および前記酸素を燃焼反応させ、該燃焼反応により前記ＳｉＣ基板１表面にシリコン酸化膜であるゲート酸化膜４を形成する工程とを備える。 - 特許庁

The gate drive circuit 8 can switch simple scanning in which each row of the display part 4 is selected one by one as a selected row and compression scanning in which a plurality of display common rows in which respective image signals in auxiliary display ranges 80, 82 become the same are selected simultaneously, and parallel write-in for the plurality of selected rows by the signal line driving circuit 6 can be performed.例文帳に追加

ゲート駆動回路８は、表示部４の各行を一行ずつ選択行として選択する単純走査と、補助表示範囲８０，８２それぞれの画像信号が互いに同一となる複数の表示共通行を同時に選択行として選択し、信号線駆動回路６による複数の選択行への並列書き込みを可能とする圧縮走査とを切り換えることができる。 - 特許庁

In the cylindrical bond magnet made of magnetic powder and resin, the cylindrical bond magnet is a single body formed by injection molding, a trace of a gate is disposed at the center of an edge provided in an axial direction of the cylindrical bond magnet, and N and S poles are alternately subjected to multi-pole magnetization in an axial direction.例文帳に追加

本発明は、磁性粉末と樹脂からなる柱状のボンド磁石であって、上記柱状のボンド磁石は、射出成形によって成形された単一の成形体であり、ゲートの痕跡が柱状ボンド磁石の軸方向に設けられた端面の中央部に配置されているとともに、軸方向にＮ極とＳ極が交互に多極磁化されていていることを特徴とする。 - 特許庁

Semiconductor devices include an insulated trench electrode 11 in a trench 20, for example, trench-gate field effect power transistors and trenched Schottky diodes, a cavity 23 is provided between the bottom 25 of the trench electrode 11 and the bottom 27 of the trench 20 to reduce the dielectric coupling between the trench electrode 11 and the body portion 14 at the bottom 27 of the trench 20.例文帳に追加

トレンチ型電界効果パワートランジスタ及びトレンチ型ショットキダイオードのような、トレンチ２０において絶縁トレンチ電極１１を含む半導体デバイスにおいて、トレンチ２０の底部２７において本体部分１４とトレンチ電極１１との間の誘電結合部を低減させるために、トレンチ２０の底部２７とトレンチ電極１１の底部２５との間にキャビティ２３がもたらされる。 - 特許庁

The terahertz wave radiating element includes: a nitride semiconductor layer 109 formed on a substrate 108; a nitride semiconductor layer 110 formed over the nitride semiconductor layer 109, and having a wider band gap than the nitride semiconductor layer 109; and a source electrode 101, a gate electrode 102, and a drain electrode 103 formed on the nitride semiconductor layer 110.例文帳に追加

テラヘルツ波放射素子は、基板１０８の上に形成された窒化物半導体層１０９と、窒化物半導体層１０９の上に形成され、窒化物半導体層１０９と比べてバンドギャップが大きい窒化物半導体層１１０と、窒化物半導体層１１０の上に形成されたソース電極１０１、ゲート電極１０２、及びドレイン電極１０３とを備えている。 - 特許庁

In addition, the gate mechanism 6 is provided with a card detection mechanism 14 for detecting when the card 2 has been ejected by the card transport mechanism to a removable position at which the card 2 can be removed by a user of the card reader 1, and a card removal prevention mechanism 15 for preventing removal of the card 2 when the card 2 has not been ejected to a removable position at a time of ejection of the card 2.例文帳に追加

また、ゲート機構６は、カードリーダ１のユーザがカード２を抜き取ることが可能な抜取り可能位置までカード搬送機構によってカード２が排出されたことを検出するためのカード検出機構１４と、カード２の排出時に抜取り可能位置までカード２が排出されていない場合にカード２の抜取りを阻止するカード抜取り阻止機構１５とを備えている。 - 特許庁

The vertical transistor has a source region 12 that emits a carrier, a drain region 13 that receives the carrier from the source region 12, and a gate electrode 14 formed between the source region 12 and the drain region 13, wherein the source region 12 and the drain region 13 are formed using a metal-oxide layer.例文帳に追加

キャリアを放出するソース領域１２と、当該ソース領域１２から当該キャリアを受け取るドレイン領域１３と、当該キャリア領域１２とドレイン領域１３の間に形成されたゲート電極１４と、を有する縦型トランジスタであって、前記ソース領域１２およびドレイン領域１３を金属酸化物層により、形成したことを特徴とする縦型トランジスタを用いる。 - 特許庁

The display device has: a transistor 101; a capacitive element, wherein a first terminal of the transistor is electrically connected with one electrode of a capacitive element 102, and a gate of the transistor is electrically connected with the other electrode of the capacitive element 102; and a display element in which a second terminal of the transistor is electrically connected with the first electrode of the display element.例文帳に追加

トランジスタと、トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、トランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている表示素子とを有する表示装置の構成とする。 - 特許庁

The input buffer circuit includes a differential input circuit, a PMOS transistor 20 for connecting between a power supply VDD and one of power supplies of the differential input circuit and enabling switching between an operating state and a non-operating state of the differential input circuit, and a PMOS transistor 14 connected in parallel with the PMOS transistor 20 and receiving an output signal of the differential input circuit at its gate.例文帳に追加

差動入力回路と、電源ＶＤＤと差動入力回路の一方の電源との間を接続し、差動入力回路の動作状態と非動作状態とを切り替え可能とするＰＭＯＳトランジスタ２０と、ＰＭＯＳトランジスタ２０に並列に接続され、ゲートに差動入力回路の出力信号を入力するＰＭＯＳトランジスタ１４と、を備える。 - 特許庁

A mechanism 10 for suppressing propagation is constituted to be installed to a farm field travelling apparatus 1 equipped with a machine body frame 2 formed in a gate type crossing over a planted crop row in a farm field and a pair of crawlers 3 mounted on both sides of the machine body frame 2 to suppress propagation of objects inhibiting growth of farm crops between crop roots and/or the crop roots of the farm crop C.例文帳に追加

本発明の繁殖抑制機構１０は、圃場に植設された農作物列を跨ぐ門型に形成された機体フレーム２と、該機体フレーム２の両側部に設けられた一対のクローラ３とを備えた圃場走行装置１に装備され、農作物Ｃの列の株間又は／及び株際における農作物生育阻害対象の繁殖を抑制するように構成されている。 - 特許庁

Writing to the memory cell is performed such that potential is supplied to a node at which a source electrode (or a drain electrode) of the writing transistor, one of electrodes of the capacitative element, and a gate electrode of the reading transistor are electrically connected by setting an ON state of the writing transistor and then the node is made to retain a predetermined amount of electric charge by setting an OFF state of the writing transistor.例文帳に追加

メモリセルへの書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極（またはドレイン電極）と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。 - 特許庁

To provide a film forming method and a film forming device, improving film thickness controllability within a range satisfying restrictions to improve process margin, in a film forming step in which it is necessary that an upper limit value and a lower limit value of the film thickness should be within a predetermined range while satisfying wet spreading restriction, in such as a gate insulator film of a TFT substrate for a liquid crystal panel.例文帳に追加

液晶パネル用ＴＦＴ基板におけるゲート絶縁膜のように、濡れ広がりの制約を満足しつつ、膜厚を上限および下限値がある所定の範囲内に収めることが必要な成膜工程において、制約条件を満足する範囲での膜厚制御性を向上させ、プロセスマージンを向上させる膜形成方法および膜形成装置を提供する。 - 特許庁

A semiconductor integrated circuit according to the present invention includes: an output transistor MN1 provided between a terminal B and a terminal C; a lowpass filter 100 provided between the terminal B and the terminal C; a pull-down resistor R3 provided between the gate of the output transistor MN1 and the terminal C; and an inductor L1 provided between the pull-down resistor R3 and the terminal C.例文帳に追加

本発明にかかる半導体集積回路は、端子Ｂと端子Ｃとの間に設けられた出力トランジスタＭＮ１と、端子Ｂと端子Ｃとの間に設けられたローパスフィルタ１００と、出力トランジスタＭＮ１のゲートと端子Ｃとの間に設けられたプルダウン用抵抗Ｒ３と、プルダウン用抵抗Ｒ３と端子Ｃとの間に設けられたインダクタＬ１と、を備える。 - 特許庁

When the riding section cannot be adjusted through the commuter pass information by the automatic ticket gate, an optimum coupon ticket is selected from the coupon ticket information recorded on the medium on the basis of the user designated usage rule, riding time and date, and day of the week, then, the pieces for use of the coupon tickets are decided, and automatic adjustment is performed by using the coupon tickets by the pieces for use.例文帳に追加

自動改札機で、定期券情報では精算できない乗車区間であったとき、乗車券媒体に設定されている利用者指定使用ルールと乗車日時及び曜日に基づいて乗車券媒体に記録されている回数券情報から最適な回数券を選択し、その使用枚数を決定し、その回数券を使用枚数だけ使用して自動精算を行う。 - 特許庁

A technique of processing a high-quality organic field effect device comprises steps of: depositing from a solution an organic semiconductor layer 3; and depositing from a solution a layer 2 of low permittivity insulating material forming at least a part of a gate insulator, such that the low permittivity insulating material is in contact with the organic semiconductor layer 3, in which the low permittivity insulating material is of relative permittivity from 1.1 to below 3.0.例文帳に追加

溶液から有機半導体層３を堆積させる工程、および、溶液から低誘電率絶縁材料の層２を堆積させて、その低誘電率絶縁材料が上記有機半導体層３と接触するようにゲート絶縁体の少なくとも一部を形成する工程を含み、上記低誘電率絶縁材料は比誘電率が１．１から３．０未満とする。 - 特許庁

The field-effect transistor includes: a semiconductor layer 5; a source electrode 1 that is in ohmic contact with the semiconductor layer 5; a drain electrode 2 that is in ohmic contact with the semiconductor layer 5; a gate electrode 3 that is in Schottky contact with the semiconductor layer 5; and a Schottky electrode 4 that is provided in a gap formed in a portion of the source electrode 1 and is in Schottky contact with the semiconductor layer 5.例文帳に追加

本発明にかかる電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極３と、ソース電極１の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。 - 特許庁

The integration method allows at least two different thicknesses of metals deposited on a semiconductor substrate such that on some of the CMOS transistors thinner silicide metals are formed and used in the formation of gate contacts, whereas on the other CMOS transistors thicker silicide metals are formed and used in the formation of metal silicide gates.例文帳に追加

本発明の集積化方法によれば、半導体基板上に堆積する金属の厚さを少なくとも２種類にすることができるから、一部のＣＭＯＳトランジスタの上に薄いシリサイド金属を形成してゲート・コンタクトを形成する際に使用し、他のＣＭＯＳトランジスタの上に厚いシリサイド金属を形成して金属シリサイド・ゲートを形成する際に使用することも可能になる。 - 特許庁

A cell 160 includes: a source electrode 182 formed to form an opening portion for defining a hexagonal element forming region; a drain electrode 180 formed like a strip in the element forming region with a predetermined distance from the source electrode 182; and a gate electrode 184 formed on the element forming region with a predetermined distance from both the source electrode 182 and the drain electrode 180.例文帳に追加

セル１６０は、六角形の素子形成領域を画定する開口部を形成するように形成されたソース電極１８２と、素子形成領域に、ソース電極１８２と一定距離を隔てて帯状に形成されたドレイン電極１８０と、ソース電極１８２とドレイン電極１８０との双方から所定の距離を隔てて形成されたゲート電極１８４とを含む。 - 特許庁

A gate type reader 16 reads in a contactless state an analyte management number given to each analyte when the analyte sampled at customer facilities is sent from a business office and a processing part 10 confirms that the analyte to be sent is present in a box for transportation according to the read analyte management number and request information stored in a request information storage part 14.例文帳に追加

顧客施設において採取した検体を営業所から発送する時点において検体毎に付与された検体管理番号をゲート型リーダ16により非接触で読み取り、処理部10において、読み取られた検体管理番号と依頼情報記憶部14に記憶されている依頼情報に基づいて発送すべき検体が輸送用ボックスの中に存在することを確認する。 - 特許庁

In this coated paper for offset printing obtained by coating a layer comprising a pigment and an adhesive on a base paper obtained by paper making cellulose pulp as raw material, the base paper is obtained by coating an oxidized starch having an aldehyde group as a formed functional group as a paste liquid for a surface size press liquid using a gate roll coater method (a GRC method).例文帳に追加

セルロースパルプを原料として抄紙して得られる原紙の上に、顔料と接着剤からなる塗工層を設けてなるオフセット印刷用塗工紙において、当該原紙が表面サイズプレス液の糊液として、アルデヒド基を生成官能基とする酸化澱粉をゲートロールコーター方式（以下、ＧＲＣ方式と略す。）を用いて塗工してなるものであることを特徴とするオフセット印刷用塗工紙。 - 特許庁

A channel layer 14 functioning as a current path between the source electrode 21 and drain electrode 22 is provided in a region including an opposition region of the gate electrode 24 and the pair of groove portions 25, and each of the groove portions 25 is formed in an inverted mesa shape, wherein the source electrode 21 and drain electrode 22 extend in opposite directions, toward the channel layer 14.例文帳に追加

ゲート領域２４および一対の溝部２５との対向領域を含む領域には、ソース電極２１とドレイン電極２２との間の電流路として機能するチャネル層１４が設けられており、各溝部２５は、このチャネル層１４側に向かうにつれて、断面形状がソース電極２１およびドレイン電極２２の対向方向に延伸する逆メサ形状となっている。 - 特許庁

A semiconductor device has: a substrate 1; a transistor having an electron transit layer 3 and an electron supply layer 4 formed above the substrate 1; nitride semiconductor layers 7 and 8 formed above the substrate 1 and connected with a gate 11g of the transistor; and control means 12, 13, 11s, and 16 controlling an electric charge moving in the nitride semiconductor layers 7 and 8.例文帳に追加

半導体装置の一態様には、基板１と、基板１の上方に形成された電子走行層３及び電子供給層４を備えたトランジスタと、基板１の上方に形成され、トランジスタのゲート１１ｇに接続された窒化物半導体層７及び８と、窒化物半導体層７及び８を移動する電荷を制御する制御手段１２、１３、１１ｓ、及び１６と、が設けられている。 - 特許庁

When gate electrodes 12 and 22 are formed, a first metal layer 31 of low etching rate is formed thin in one of two regions for forming first and second MOSFETs 10 and 20 under predetermined etching conditions and a second metal layer 32 of high etching rate is formed thick in the other region under those predetermined etching conditions, and then the first and second metal layers 31 and 32 are etched simultaneously.例文帳に追加

金属ゲート電極１２，２２を形成する際、第１，第２のＭＯＳＦＥＴ１０，２０を形成する領域に、一方には所定エッチング条件でエッチングレートの低い第１の金属層３１を薄く形成し、他方にはその所定エッチング条件でエッチングレートの高い第２の金属層３２を厚く形成して、第１，第２の金属層３１，３２を同時にエッチングする。 - 特許庁

To reduce exhaust gas pressure to reduce an exhaust loss and ensure the acceleration response performance of an engine, by opening a waste gate valve so that a flow rate of gas passing through a turbine conforms with the threshold of the gas flow rate when the engine is operated in such an operation area that the flow rate of gas passing through the turbine with no rotational speed of a supercharger excessively reduced is ensured.例文帳に追加

過給機の回転速度が過度に低下することのないタービン通過ガス流量が確保できる運転領域において機関が運転される場合、タービン通過ガス流量がガス流量閾値に一致するようにウエストゲートバルブを開くことにより、排気圧力を低減して排気損失を減少させ且つ機関の加速応答性能を確保すること。 - 特許庁

On an internal surface of one substrate 1 where a plurality of pixel electrodes 3, a TFT 4, a gate wiring 11, and a data wiring 12 are provided, an auxiliary electrode 14 which produces an electric field with a predetermined value with a counter electrode provided on an internal surface of the other substrate is provided corresponding to a circumferential part of the plurality of pixel electrodes 3 adjacently to the TFT 4.例文帳に追加

複数の画素電極３とＴＦＴ４とゲート配線１１及びデータ配線１２を設けた一方の基板１の内面に、複数の画素電極３の周囲の少なくともＴＦＴ４に隣接する部分にそれぞれ対応させて、他方の基板の内面に設けられた対向電極との間に予め定めた値の電界を形成する補助電極１４を設けた。 - 特許庁